- 博客(8)
- 收藏
- 关注
RSS订阅原创 嵌入式软件工程师笔试题
1、将一个字符串逆序 <br />2、将一个链表逆序 <br />3、计算一个字节里（byte）里面有多少bit被置1 <br />4、搜索给定的字节(byte) <br />5、在一个字符串中找到可能的最长的子字符串 <br />6、字符串转换为整数 <br />7、整数转换为字符串<br />1、c51单片机的串口异步通信和同步通信的区别，说说他们的优缺点。<br />2、C51单片机的数据总线和地址总线是如何复用的，说明原理。<br />3、C51单片机的绝对寻址范围是多少k？<br />4、说明下面
2011-01-22 10:29:00
1158
原创 今天的learn（90分的意思就是看懂百分之九十）
D触发器在笔试面试中出现的频率很高，很有用。所以看一下。边沿触发器在CP 正跳变(对正边沿触发器)以外期间出现在D 端的数据变化和干扰不会被接收，因此有很强的抗数据端干扰的能力而被广泛应用，它除用来组成寄存器外，还可用来组成计数器和移位寄存器等。 1.D触发器上升沿翻转，注意有置零和置一端。波形图及真值表了解了。（90分）
2011-01-17 11:59:00
969
原创 FPGA 题目
1 什么是Setup 和Holdup时间？ 2 什么是竞争与冒险现象？怎样判断？如何消除？3 用D触发器实现2倍分频的逻辑电路？ .......4 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？5 什么是同步逻辑和异步逻辑？6 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。7 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？8 可编程逻辑器件在现代电子设计中越来越重要，请问：你所知道的可编程逻辑器件有哪些？9 试用VHDL
2011-01-15 14:09:00
4144
原创 FPGA 题目
<br />1 什么是Setup 和Holdup时间？ <br />2 什么是竞争与冒险现象？怎样判断？如何消除？<br />3 用D触发器实现2倍分频的逻辑电路？ .......<br /> <br /><br />4 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？<br />5 什么是同步逻辑和异步逻辑？<br />6 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。<br />7 你知道那些常用逻辑电平？TTL与COMS电平可以直接
2011-01-15 14:09:00
1849
原创 Verilog 10进制计数器及主要的分频器 今天看懂，任务
别小看这个程序，这个小小的程序能看出你的Verilog功底和你的硬件思想（有点夸张哈）ps:synplify 真的很强，很能优化。。。。代码1： module counter(clk, rst_n, out); input clk,rst_n; output [3:0] out; re
2011-01-13 10:35:00
5170
2
原创 自由感想
<br />当疲惫没进展时，呆呆的看两眼以前的资料是个方法。至少不会什么也不干。而且不要看没看过的，继续看前面的。没有挫败感。<br />书写可以对自己增加信任感，毕竟这是实在的文字和思路。<br />我喜欢安定，更喜欢有意义的，价值的思考。<br />如果希望活得更好，请让自己严谨起来。<br />喜欢实实在在的感觉。<br />尊重这个世界上很多人，因为他们向上，并且创造了很多价值。<br />我要变成一个厉害的人。<br />把一件任务看多遍，你才觉得踏实。目标是有标准的，自己应该很清楚。<br />
2011-01-10 11:45:00
397
原创 Verilog 【以下的语句我基本没怎么懂，在上篇里。故记下，虽然没什么逻辑，但是可以帮助我再看下去】
Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟的具体控制和运行。* 用户定义原语（UDP）创建的灵活性。用户定义的原语既可以是组合逻辑原语，也可以是时序逻辑原语。* 能够描述层次设计，可使用模块实例结构描述任何层次。* 设计能够在多个层次上加以描述，从开关级、门级、寄存器传送级（RTL）到算法级，包括进程和
2011-01-08 11:42:00
1931
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人