Cadence 信号完整性(一)-- 仿真步骤3

出自《基于Cadence的信号完整性仿真步骤.pdf

(2)单击“Identify DC Nets”,弹出“Identify DC Nets”窗口,如图2-6 所示:


图 2-6 Identify DC Nets 窗口

(3)在“Net”列表中选择网络如“GND_EARTH”,在“Voltage”栏双击“NONE”输入相应的电压值如0,并按下“Tab”键。如选“VCC285”,在“Voltage”栏双击“NONE”输入相应的电压值如2.85,并按下“Tab”键。
(4)单击“OK”,关闭“Identify DC Nets”窗口。“Database Setup Advisor” 窗口将再次显示。注意:如果有的网络与提取的网络无关,则可以不分配电压属性。
2.5 器件设置(Device Setup)
(1)单击“Next”,弹出“Data Setup Advisor –Device Setup”窗口,如图2-7 所示:


图 2-7 Data Setup Advisor –Device Setup 窗口

(2)单击“Device Setup”,弹出“Device Setup”窗口,如图2-8 所示:确定哪一个元件是连接器(Connectors),哪一个元件是分立元件(Discretes),并相应地确定器件的“Class”和“Pinuse”。器件类(Device Class)IC 是能分配IBIS 模型的有源器件每个管脚的PINUSE 必须是IN、OUT、BI、NC、GROUND、POWER、OCA、OCL、DISCRETE 是无源器件(电阻、电容、电导)每个管脚的PINUSE 必须是UNSPECIO=INPUT/OUTPUT每个管脚的PINUSE 必须是UNSPEC PINUSE PCB SI 使用PINUSE 来确定Sigxplorer/Signoise 仿真的缓冲器类型Input、Output、Bidirectional、UNSPEC、Power、Ground 对于 IO 和DISCRETE 器件的PINUSE 必须是UNSPEC都是无源器件


图 2-8 器件类设置窗口

PCB SI 使用Device Class 来确定元件类型。IC 的类指定为有源器件,比如驱动器或接收器。DISCRETE 的类指定为无源器件,比如电阻、电容、电感。IO 的类指定为输入或者输出器件,比如连接器。在UL2 项目中,连接器都是以CN 标识的,因此在Connector栏中应输入CN*。对于仿真,处理这些信息很重要。当执行仿真时PCB SI 使用PINUSE 属性值。例如,不小心把电阻PINUSE 分配为OUT,PCB SI 会假定电阻是一个驱动元件并为电阻分配一个默认的信号模型。在电阻的Allegro 器件文件创建过程中,Device Class 分配不正确,就能导致上述错误。
(3)设置完成后,单击“OK”,保存修改返回“Database Setup Advisor-Device Setup”窗口,并弹出一个元件变化的状态报告,如图2-9 所示:


图 2-9 元件变化的状态报告

2.6 SI 模型分配
(1)单击“Next”,弹出“Data Setup Advisor –SI Models”窗口,如图2-10 所示:


图 2-10 Data Setup Advisor –SI Models 窗口

(2)单击“Signal Model Assignment”→弹出提示信息(有的DC 网络没有分配电压值),如图2-11 所示:


图 2-11

(3)单击“是”,弹出“Signal Model Assignment”窗口,如图2-12 所示:Device 可以手动或自动为器件分配模型。Bond Wires 定位并为Bondwire 连接分配Trace 模型。RefDesPins 为指定管脚分配IOCell 模型。


图 2-12 Signal Model Assignment 窗口

(4)手动分配元件模型这里只对地址线A15 进行仿真,该网络连接了五个器件分别是U8、U32、U38、U40、U45。下面以U38 为例,为其分配IBIS 模型。在“Device”列表中找到U38,如图2-13 所示:


图 2-13 Signal Model Assignment 窗口

然后单击“Find Model”,出现“Model Browser”窗口,如图2-14 所示:


图 2-14 Model Browser 窗口

在Model Type Filter 栏中选择IbisDevice,在Model Name Pattern 栏中输入*,如果知道对应的IBIS 模型直接输入模型名称即可找到模型。然后在模型列表中找到对应的IBIS 模型(U38 对应的IBIS 模型为S29GL128P)单击,如图2-15 所示:


图 2-15 在“Model Browser”窗口选中对应的模型

然后点击“Close”,回到“Signal Model Assignment”窗口,如图2-16 所示:


图 2-16 Signal Model Assignment 窗口

由图知,U38 已经分配了IBIS 模型,同理给其余的器件分配对应的IBIS 模型。
(5)模型分配完成后,单击“OK”,保存修改返回“Database Setup Advisor-SI Models”窗口。

2.7 SI 检查(SI Audit)
点击“Next”进入“Database Setup Advisor-SI Audit”窗口,如图2-17 所示:


图 2-17 Database Setup Advisor-SI Audit 窗口

未完。

  • 1
    点赞
  • 28
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
《基于cadence_allegro的高速pcb设计信号完整性分析与仿真.pdf》是一本介绍了如何通过使用Cadence Allegro软件进行高速PCB设计中信号完整性分析与仿真的电子书。 该电子书首先介绍了高速PCB设计中的信号完整性的重要性,以及信号完整性分析与仿真的基本概念。然后详细介绍了如何使用Cadence Allegro软件进行信号完整性分析与仿真步骤和方法。 该电子书首先介绍了如何在Cadence Allegro中建立高速PCB设计的工程文件,并详细介绍了如何导入PCB布局和原理图。然后,它介绍了如何在Cadence Allegro中设置信号完整性分析的参数,如时钟频率、信号延迟、信号电平等。并且该电子书还展示了如何使用Cadence Allegro的仿真工具进行信号完整性仿真,以评估设计的性能和可靠性。 同时,该电子书还介绍了一些常见的高速PCB设计中的信号完整性问题和解决方案。例如,布线不良导致的信号耦合和串扰问题、时钟信号抖动问题、功耗和地电位噪声问题等。 总的来说,《基于cadence_allegro的高速pcb设计信号完整性分析与仿真.pdf》提供了一种基于Cadence Allegro软件进行高速PCB设计信号完整性分析与仿真的详细方法和实例。对于电子工程师和PCB设计师来说,该电子书具有很高的实用价值,能够帮助他们有效地解决高速PCB设计中的信号完整性问题,提高设计的可靠性和性能。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值