verilog 实际开发时应该注意的问题

原创 2015年11月21日 11:01:58

1.命名规范,特别是注意时钟的大小写,形成固定的命名习惯

2.时钟脉冲宽度,在使用使能和数据结合的方式传输数据时注意使能的时间最好有一定的冗余

3.归纳FIFO RAM ROM的读写时序

4.在时序逻辑中存在比较复杂的组合逻辑的时候,可以考虑使用状态机,应该使状态机的每个状态尽可能简化,这样才能避免错误

5.仿真时一定要考虑各种情况,这样才能发现自己设计的时序和当初设想的是否一样

6.case语句中注意default的状态

7.顶层模块中的用于连接两个模块的变量需要定义,否则会默认当做位宽为1,这样当连接的端口位宽超过1时就会出现问题

8.一个模块不宜写得太过复杂,这样不利于进行仿真,即使需要写得很复杂,也可以将其分成多个部分进行仿真

9.当整个模块因为牵涉到具体硬件而无法仿真时,可以把与硬件相关的部分删掉,或者模拟硬件的部分进行仿真

10.在写状态机时,每个状态尽可能简单,尽量将复杂的状态拆分成比较简单的状态,这样可以避免因布局布线的错误导致实际的运行情况跟设计的不符的情况。

版权声明:本文为博主原创文章,未经博主允许不得转载。

相关文章推荐

仿真镁光DDR2的verilog模型时的一些注意问题

前些日子用ise的ddr2的ip核联合modulsim仿真镁光的ddr2的verilog模型,但是总是编译会报错。后来看了一下镁光下载过来的文件中有说明,和大家分享一下,希望有帮助。 首先镁光下载的...

实际开发注意的问题

经过几个月的实际项目开发,发现了自己存在的很多的不足,不仅仅是技术上的,还有一些常见的小问题。尤其是一些小问题,总会在上面花大量的时间。这次简单的说几个自己遇到的或是看到的小问题。 从编...

android手机google地图开发时与实际地图上经纬度的转换问题

catherine最近才开始进行android google地图的开发,对android google map API中使用的地图经纬度标示方法一直有些疑问,不过经过实践,个人总结出了如下的规律  ...

文件上传实际中需要注意的问题

一,文件上传的时候大小的限制 在struts-config.xml里面加个控制器 controller maxFileSize="3M">controller> 然后在formbean里面要判断...

大量verilog实际案例

  • 2010-02-22 16:45
  • 149KB
  • 下载
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:深度学习:神经网络中的前向传播和反向传播算法推导
举报原因:
原因补充:

(最多只允许输入30个字)