上拉电阻、下拉电阻和三态

上拉电阻：一般是一端接电源，一端接芯片管脚的电路中的电阻。一般用于时钟信号数据信号等，假如没有上拉，时钟和数据信号容易出错，毕竟，CPU的功率有限，带很多BUS线的时候，提供高电平信号有些吃力。而一旦这些信号被负载或者干扰拉下到某个电压下，CPU无法正确地接收信息和发出指令，只能不断地复位重启。

下拉电阻：一般是指一端接芯片管脚一端接地的电阻。一般用于保护信号，假如没有上拉，时钟和数据信号容易出错，毕竟，CPU的功率有限，带很多BUS线的时候，提供高电平信号有些吃力。而一旦这些信号被负载或者干扰拉下到某个电压下，CPU无法正确地接收信息和发出指令，只能不断地复位重启。

这是根据电路需要设计的，主要目的是为了防止干扰，增加电路的稳定性。

三态--高电平，低电平，高阻（断开）

高阻态：顾名思义就是高阻，也就是“断开”，电路分析时高阻态可做开路理解。

高阻态这是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定。    高阻态的实质： 
  电路分析时高阻态可做开路理解。你可以把它看作输出（输入）电阻非常大。他的极限可以认为悬空。也就是说理论上高阻态不是悬空，它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几乎是一样的。    高阻态的意义： 
  当门电路的输出上拉管导通而下拉管截止时,输出为高电平;反之就是低电平;如上拉管和下拉管都截止时,输出端就相当于浮空（没有电流流动）,其电平随外部电平高低而定,即该门电路放弃对输出端电路的控制 。    典型应用： 
  1、在总线连接的结构上。总线上挂有多个设备，设备于总线以高阻的形式连接。这样在设备不占用总线时自动释放总线，以方便其他设备获得总线的使用权。   
  2、大部分单片机I/O使用时都可以设置为高阻输入，如凌阳，AVR等等。高阻输入可以认为输入电阻是无穷大的，认为I/O对前级影响极小，而且不产生电流（不衰减），而且在一定程度上也增加了芯片的抗电压冲击能力。  
  高阻态常用表示方法 
  高阻态常用字母 Z 表示。

http://wenku.baidu.com/view/aad743a9d1f34693daef3e38.html