组合逻辑电路的设计

转载 2007年09月22日 10:41:00
  在阎石老师的数字电子技术书中对组合逻辑电路的特点定义给出是“在组合逻辑电路中,任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。”就是说在组合逻辑电路中输出与电路的历史状况没有关系,电路中不包括存储单元。表达组合逻辑的方法有三:真值表、逻辑表达式和电路原理图。在verilogHDL描述组合逻辑电路中,与真值表对应的是用户自定义原语;而与电路原理图相对应的是门级建模,有个绰号又叫结构化描述;与逻辑表达式相对应的则称为行为描述。另外verilogHDL还可以用更抽象的描述方法描述组合逻辑电路。
这样看起来,不少还没有接触verilogHDL的人可能会大呼上当:这些小把戏也值得费时间研究?尤其在这个迅速发展的年头,哪有闲功夫学习什么逻辑语言描述呀!我会用EDA试验课上教授的原理图的绘画不就够了吗?
其实不然,从会用图形表达意思到用各种抽象的文字表达意思,人类的文明由此建立。语言抽象的威力可见一斑。试想,你1个3-8译码器你可以用图画,10个也没问题,但是后面加个万呢?事实上经过这些年的发展,verilogHDL等针对硬件描述语言小到密码锁,大到CPU(其实也是小,就是多而已)都可以拿来设计。
好了,看到这里你可能雄心勃勃想设计CPU了。高楼平地起,那我们就言归正传,开始进入硬件语言设计的世界吧。
在verilogHDL描述逻辑电路中有三种表达方式:assign、always和门原语。
所谓assign描述其实没什么难的,不过是用逻辑表达式和算术表达式描述输出信号与输入信号之间建立的某种直接的联系。
例如要求X1=a&b,你可以输入:
assign X1=a&b;
要求X2=a|b,你就敲:
assign X2=a|b;
非常简单,非常实用。
所谓always描述则可以在设计之中经常看见。首先,always在英语中的意思有三,即: invariably、forever、in any event。不少人可能以为always在verilogHDL中就是in any event的意思,没什么新的。其实不然。always在使用中必须加入事件的控制,当事件发生时,执行always指定的内容。需要注意的是,always另外一个特性是不论该事件已经发生多少次,只要事件发生就会执行相关的操作。其中最常见的两个事件是电平触发和边沿触发。
所谓电平触发是指当某个信号的电平发生变化时,执行指定内容;
例如:
always @(a or b)
out1=a+b;
指当a或b 的值发生变化时,out1等于a和b的算术和。
所谓边沿触发是指当某个信号的上升沿或者下降沿到来时,执行always指定的内容。
例如:
       always @(posedge clk1)
       out2=a&b;
       指当clk1的上升沿到来时,令out2等于a和b的逻辑与。
       always @(negedge clk2)
       out3=a|b;
       指当clk2的下降沿到来时,令out3等于a和b的逻辑或。
 

VerilogHDL语言实现组合逻辑电路

VerilogHDL语言实现组合逻辑电路 组合逻辑电路:输出之与当前输入有关,与当前所处状态无关。 常用的组合电路有多路器、数据通路开关、加法器、乘法器等。 1.     assign语句实现组合逻辑...
  • Ding_ding_fly
  • Ding_ding_fly
  • 2017年02月05日 14:12
  • 1451

关于组合逻辑电路的一点总结和思考

最近一段时间读了Digital Design and Computer Architecture一书,在这里对读书的收获做一些简单的归纳和思考  数字电路可以分为组合逻辑电路和时序逻辑电路。组合逻辑电...
  • u012156319
  • u012156319
  • 2017年10月25日 14:51
  • 139

组合逻辑电路

概述: 组合逻辑电路功能的几种表示方法:真值表、卡诺图、逻辑表达式及时间图。 组合逻辑电路的分类: 按逻辑功能特点分类:加法器、编码器、译码器、数据选择器、数据分配器、只读存储器等 按基本开关...
  • Dallin0408
  • Dallin0408
  • 2015年10月05日 16:05
  • 710

组合逻辑电路

组合电路是由各种逻辑门构成的 组合逻辑电路逻辑功能的表示方法: 1.逻辑表达式 2.真值表 3.卡诺图 4.逻辑图 组合逻辑电路的分析方法: 1.根据给定的逻辑电路,写出输出函数的逻...
  • geek_jerome
  • geek_jerome
  • 2018年01月05日 23:35
  • 15

组合逻辑电路和时序逻辑电路

组合逻辑电路和时序逻辑电路 2011年03月09日 星期三 09:54 P.M. 组合逻辑电路:任何时刻电路的输出仅与该时刻电路的输入有关的数字电路被称为组合逻辑电路。组合逻辑...
  • dreamdonghui
  • dreamdonghui
  • 2017年07月29日 17:45
  • 124

数字电路与逻辑设计——组合逻辑篇

在数字电路中,根据逻辑功能的不同而分为两大类,组合逻辑电路与时序逻辑电路。 1、何为组合逻辑电路 我们只需铭记一点就是,这种电路的输出Y只与当时的输入X有关,而与之前的输入X’无关。所以这是一个可以随...
  • qq1647243511
  • qq1647243511
  • 2016年10月08日 17:19
  • 1842

FPGA中组合逻辑和时序逻辑的区别

数字电路根据逻辑功能的不同特点,可以分成两大类,一类叫组合逻辑电路(简称组合电路),另一类叫做时序逻辑电路(简称时序电路)。 1.组合逻辑概念 组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅...
  • github_33678609
  • github_33678609
  • 2016年12月02日 16:36
  • 7594

时序逻辑电路分析

一、概括: 时序逻辑电路,简称时序电路,由组合逻辑电路和触发器构成的存储电路组成。时序电路中可以没有组合电路,但不能没有触发器。 (1)表达形式:逻辑表达式,状态表、卡诺图、状态图和时序图。 (...
  • Dallin0408
  • Dallin0408
  • 2015年10月03日 11:31
  • 981

设计一个自动售饮料机的逻辑电路

设计一个自动售饮料机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币自动给出一杯饮料;投入两元硬币后,在给出饮料的同时找回一枚五角硬币。可用A表示1元,B表示5角,则当AB=0...
  • AnnaQiu
  • AnnaQiu
  • 2017年05月25日 20:49
  • 1243

FPGA学习之组合逻辑 与时序逻辑

组合逻辑电路: 1.在数字电路中,任何时刻输出信号的稳态值仅决定于该时刻各个输入信号取值的组合,而与先前状态无关的逻辑电路叫组合逻辑电路。组合逻辑电路的输入信号和输出信号常常不止一个,组合逻辑电路框...
  • xqmoo8
  • xqmoo8
  • 2013年07月04日 14:34
  • 4388
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:组合逻辑电路的设计
举报原因:
原因补充:

(最多只允许输入30个字)