[翻译] Quartus警告分析

转载 2007年10月15日 17:21:00
转自: http://blog.eccn.com/u/bjxiong/archives/2007/1930.htm
本人仔细阅读后发现有很多的错误解释,给原作者要求修改维护,请看原作者的更新.

1.Found clock-sensitive change during active clock edge at time
<time> on register "<name>"
原因:vector source file中时钟敏感信号(如:数据,允许端,清零,同步加
载等)在时钟的边缘同时变化.而时钟敏感信号是不能在时钟边沿变化的.其后
果为导致结果不正确.
措施:编辑vector source file

2.Verilog HDL assignment warning at <location>: truncated
with size <number> to match size of target (<number>
原因:在HDL设计中对目标的位数进行了设定,如:reg[4:0] a;而默认为32位,
将位数裁定到合适的大小
措施:如果结果正确,无须加以修正,如果不想看到这个警告,可以改变设定的位数

3.All reachable assignments to data_out(10) assign '0', register
removed by optimization
原因:经过综合器优化后,输出端口已经不起作用了

4.Following 9 pins have nothing, GND, or VCC driving datain port --
changes to this connectivity may change fitting results
原因:第9脚,空或接地或接上了电源
措施:有时候定义了输出端口,但输出端直接赋‘0’,便会被接地,赋‘1’接电源.
如果你的设计中这些端口就是这样用的,那便可以不理会这些warning

5.Found pins ing as undefined clocks and/or memory enables
原因:是你作为时钟的PIN没有约束信息.可以对相应的PIN做一下设定就行了.
主要是指你的某些管脚在电路当中起到了时钟管脚的作用,比如flip-flop的clk
管脚,而此管脚没有时钟约束,因此QuartusII把“clk”作为未定义的时钟.
措施:如果clk不是时钟,可以加“not clock”的约束;如果是,可以在clock
setting当中加入;在某些对时钟要求不很高的情况下,可以忽略此警告或在这
里修改:Assignments>Timing analysis settings...>Individual
clocks...>...

6.Timing characteristics of device EPM570T144C5 are preliminary
原因:因为MAXII 是比較新的元件在 QuartusII 中的時序并不是正式版的,要等 Service Pack
措施:只影响 Quartus 的 Waveform

7.Warning: Clock latency analysis for PLL offsets is supported for the
current device family, but is not enabled
措施:将setting中的timing Requirements&Option-->More Timing
Setting-->setting-->Enable Clock Latency中的on改成OFF

8.Found clock high time violation at 14.8 ns on register
"|counter|lpm_counter:count1_rtl_0|dffs[11]"
原因:违反了steup/hold时间,应该是后仿真,看看波形设置是否和时钟沿符
合steup/hold时间
措施:在中间加个寄存器可能可以解决问题

9.warning: circuit may not operate.detected 46 non-operational
paths clocked by clock clk44 with clock skew larger than data delay
原因:时钟抖动大于数据延时,当时钟很快,而if等类的层次过多就会出现这种问
题,但这个问题多是在器件的最高频率中才会出现
措施:setting-->timing Requirements&Options-->Default required
fmax 改小一些,如改到50MHZ

10.Design contains <number> input pin(s) that do not drive logic
原因:输入引脚没有驱动逻辑(驱动其他引脚),所有的输入引脚需要有输入逻辑
措施:如果这种情况是故意的,无须理会,如果非故意,输入逻辑驱动.

11.Warning:Found clock high time violation at 8.9ns on node
'TEST3.CLK'
原因:FF中输入的PLS的保持时间过短
措施:在FF中设置较高的时钟频率

12.Warning: Found 10 node(s) in clock paths which may be acting as
ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in
clock skew
原因:如果你用的 CPLD 只有一组全局时钟时,用全局时钟分频产生的另一个时
钟在布线中当作信号处理,不能保证低的时钟歪斜(SKEW).会造成在这个时钟
上工作的时序电路不可靠,甚至每次布线产生的问题都不一样.
措施:如果用有两组以上全局时钟的 FPGA 芯片,可以把第二个全局时钟作为另
一个时钟用,可以解决这个问题.

13.Critical Warning: Timing requirements were not met. See Report
window for details.
原因:时序要求未满足,
措施:双击Compilation Report-->Time Analyzer-->红色部分(如clock
setup:'clk'等)-->左键单击list path,查看fmax的SLACK REPORT再根据
提示解决,有可能是程序的算法问题

14.Can't achieve minimum setup and hold requirement <text> along
<number> path(s). See Report window for details.
原因:时序分析发现一定数量的路径违背了最小的建立和保持时间,与时钟歪斜
有关,一般是由于多时钟引起的
措施:利用Compilation Report-->Time Analyzer-->红色部分(如clock
hold:'clk'等),在slack中观察是hold time为负值还是setup time 为负值,
然后在:Assignment-->Assignment Editor-->To中增加时钟名(from
node finder),Assignment Name中增加
和多时钟有关的Multicycle 和Multicycle Hold选项,如hold time为负,可
使Multicycle hold的值>multicycle,如设为2和1.

15: Can't analyze file -- file E://quartusii/*/*.v is missing
原因:试图编译一个不存在的文件,该文件可能被改名或者删除了
措施:不管他,没什么影响

16.Warning: Can't find signal in vector source file for input pin
|whole|clk10m
原因:因为你的波形仿真文件( vector source file )中并没有把所有的输入
信号(input pin)加进去,对于每一个输入都需要有激励源的

17.Error: Can't name logic scfifo0 of instance "inst" --
has same name as current design file
原因:模块的名字和project的名字重名了
措施:把两个名字之一改一下,一般改模块的名字

18.Warning: Using design file lpm_fifo0.v, which is not specified as a
design file for the current project, but contains definitions for 1 design
units and 1 entities in project Info: Found entity 1: lpm_fifo0
原因:模块不是在本项目生成的,而是直接copy了别的项目的原理图和源程序
而生成的,而不是用QUARTUS将文件添加进本项目
措施:无须理会,不影响使用

19.Timing characteristics of device <name> are preliminary
原因:目前版本的QuartusII只对该器件提供初步的时序特征分析
措施:如果坚持用目前的器件,无须理会该警告.关于进一步的时序特征分析会
在后续版本的Quartus得到完善.

20.Timing Analysis does not support the analysis of latches as
synchronous elements for the currently selected device family
原因:用analyze_latches_as_synchronous_elements setting可以让
Quaruts II来分析同步锁存,但目前的器件不支持这个特性
措施:无须理会.时序分析可能将锁存器分析成回路.但并不一定分析正确.其
后果可能会导致显示提醒用户:改变设计来消除锁 存器

21.Warning:Found xx output pins without output pin load capacitance
assignment(网友:gucheng82提供)
原因:没有给输出管教指定负载电容
措施:该功能用于估算TCO和功耗,可以不理会,也可以在Assignment Editor
中为相应的输出管脚指定负载电容,以消除警告

22.Warning: Found 6 node(s) in clock paths which may be acting as
ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in
clock skew
原因:使用了行波时钟或门控时钟,把触发器的输出当时钟用就会报行波时钟,
将组合逻辑的输出当时钟用就会报门控时钟
措施:不要把触发器的输出当时钟,不要将组合逻辑的输出当时钟,如果本身如
此设计,则无须理会该警告

23.Warning (10268): Verilog HDL information at lcd7106.v(63):
Always Construct contains both blocking and non-blocking
assignments
原因: 一个always模块中同时有阻塞和非阻塞的赋值 

Quartus警告分析&nbsp;warning(常遇到的…

1.Found clock-sensitive change during active clock edge at time on register ""  原因:vector source fil...
  • originalsinQ
  • originalsinQ
  • 2014年03月04日 13:50
  • 821

搭建Qt界面的OpenCV开发环境

OpenCV包含了大量的机器视觉处理算法,虽然也提供了highgui的界面功能,但实在有限(也就是一个窗口,加一些使用像素进行绘图的方法),与用户交互相关的功能极少(比如有Trackbar),貌似连个...
  • u013968786
  • u013968786
  • 2016年04月22日 14:44
  • 403

在Quartus II下产生无源代码网表设计文件方法

从安全角度考虑,我们常希望保证我们设计的私有性。一个有效的方法就是利用QuartusII Exported Partitionfile(.qxp)创建用于综合或布局布线网表文件(不包括源代码。这种增量...
  • u013625961
  • u013625961
  • 2017年01月18日 11:26
  • 365

关于quartus的FFT IP核的一些整理

软件版本使用quartus 11.0 sp1    当然11.0也能打开并仿真。 整理的原理图如图所示,原理图不能用于modelsim仿真,所以还需要将原理图转化为Verilog语言文件,file -...
  • qianhaifeng2012
  • qianhaifeng2012
  • 2015年10月21日 10:39
  • 3978

quartus时序分析文档理解与翻译(1)

(1)TimeQuest Analyzer速速入门
  • pad_nuannuan
  • pad_nuannuan
  • 2014年08月06日 23:40
  • 660

小尾巴翻译APP产品分析

最近突然对翻译行业内的app有点兴趣,所以利用闲暇之余,试着做了做分析。今天介绍的小尾巴app是一款旨在解决用户在出境旅游中遇到的语言问题的一款集机器内翻译和人工翻译一身的旅行翻译软件,实时高效的翻译...
  • sunzheng12345
  • sunzheng12345
  • 2015年09月23日 19:53
  • 1336

Quartus 13.0安装教程

1.首先,进入ALTERA官网这里是网址2.选择合适的版本,这里我按器件来选。选择的是Cyclone II芯片对应的软件版本。3.选择下载方式,以及所需的文件。4.接下来会需要登录你的ALTERA账号...
  • u011303443
  • u011303443
  • 2016年04月08日 20:35
  • 3904

VHDL学习:利用Quartus自带库3步快速完成状态机

Quartus自带库里面有各种编程语言的模板,供开发者参考。 初学者利用VHDL实现状态机比较生疏的情况下,可以调出该模板,适当修改即可。 本文将描述如何利用Quartus自带库调出状态机模板,并...
  • He11o_Liu
  • He11o_Liu
  • 2016年09月23日 00:57
  • 1797

Quartus内部存储器和逻辑分析仪配合调试

最近调试了一下FPGA程序中一个数字电位器模块,FPGA向数字电位器写数据,电位器输出一定范围的电压,以替换PCB板子上面的可调电阻,实现软件调节电位。本来我主要做DSP的,但是一般我们的板子上都是D...
  • zhuyonghao123
  • zhuyonghao123
  • 2013年01月09日 14:37
  • 1848

在Quartus中使用TCL文件分配引脚

在Quartus中可使用TCL文件分配引脚,这种方法可重用性较好。   步骤大概是,先建立并编辑TCL文件,并将其加入工程内,然后在tool->tcl script中选中相应的TCL文件,点击RUN...
  • sdvch
  • sdvch
  • 2013年06月05日 11:32
  • 8855
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:[翻译] Quartus警告分析
举报原因:
原因补充:

(最多只允许输入30个字)