先自我介绍一下，小编浙江大学毕业，去过华为、字节跳动等大厂，目前阿里P7
深知大多数程序员，想要提升技能，往往是自己摸索成长，但自己不成体系的自学效果低效又漫长，而且极易碰到天花板技术停滞不前！
因此收集整理了一份《2024年最新Java开发全套学习资料》，初衷也很简单，就是希望能够帮助到想自学提升又不知道该从何学起的朋友。
既有适合小白学习的零基础资料，也有适合3年以上经验的小伙伴深入学习提升的进阶课程，涵盖了95%以上Java开发知识点，真正体系化！
由于文件比较多，这里只是将部分目录截图出来，全套包含大厂面经、学习笔记、源码讲义、实战项目、大纲路线、讲解视频，并且后续会持续更新
如果你需要这些资料，可以添加V获取：vip1024b （备注Java）
正文
一个数的浮点数表示不是唯一的。当小数点的位置发生改变时，阶码也会相应的改变。可以使用多个浮点形式表示同一个浮点数。浮点数的数值范围主要由阶码决定，数值的精度则是由尾数决定的。
浮点数的运算过程
运算的过程要依次经历对阶、尾数计算和结果格式化三个阶段。
例如计算：3.14 * 103 + 1.5 * 105的结果数据。
首先，我们需要先进行对阶操作，这里有个原则就是小数向大树看齐，这里我们需要将3.14 * 103进行对阶操作，转化成0.0314 * 105，然后与1.5 * 105进行相加操作，得出结果数据1.5314 * 105。
接下来，我们再来看看浮点数的特点。
浮点数的特点
浮点数的主要特点如下所示。
-
一般尾数使用补码表示，阶码使用移码表示。
-
阶码的位数决定数的表示范围，位数越多范围越大。
-
尾数的位数决定数的有效精度，位数越多精度越高。
-
对阶时，小数向大数看齐。
-
对阶是通过较小数的尾数右移实现的。
计算机结构主要由运算器、控制器、存储器、输入设备和输出设备组成。简化的结构图如下图所示。
接下来，我们再看看看其详细的结构图如下所示。
其中，主存储器又叫做内存储器，也就是内存；辅助存储器又叫做辅存，也就是外存储器，例如磁盘；CPU的核心部件为运算器和控制器。
CPU由运算器、控制器、寄存器组和内部总线组成。
运算器包含：算术逻辑单元、累加寄存器、数据缓冲寄存器、状态条件寄存器。
-
算术逻辑单元（ALU）：数据的算术运算和逻辑运算。
-
累加寄存器（AC）：通用寄存器，为ALU提供一个工作区，用于暂存数据。
-
数据缓冲寄存器（DR）：写内存时，暂存指令或数据。
-
状态条件寄存器（PSW）：存储状态标志和控制标志，有时也可以将状态条件寄存器归为控制器部分。
控制器包含：程序计数器、指令寄存器、指令译码器、时序部件。
-
程序计数器（PC）：存储下一条要执行的指令的地址。
-
指令寄存器（IR）：存储即将执行的指令。
-
指令译码器（ID）：对指令中的操作码字段进行分析解释。
-
时序部件：提供时序控制信号。
首先，我们先来看一个在计算机领域中，对计算机的体系结构进行分类的一种经典方法，就是Flynn分类法，Flynn分类法将计算机分成单指令流单数据流、单指令流多数据流、多指令流单数据流、多指令流多数据流。
具体信息如下表所示。
| 体系结构类型 | 结构 | 关键特性 | 代表 |
| — | — | — | — |
| 单指令流单数据流（SISD） | 控制部分：一个 处理器：一个 主存模块：一个 | | 单处理器系统 |
| 单指令流多数据流（SIMD） | 控制部分：一个 处理器：多个 主存模块：多个 | 各处理机以异步的形式执行同一条机灵 | 并行处理机、阵列处理机、超级向量处理机 |
| 多指令流单数据流（MISD） | 控制部分：多个 处理器：一个 主存模块：多个 | 被证明是不可能的，至少是不实际的 | 目前没有，有资料记载流水线处理机为此类 |
| 多指令流多数据流（MIMD） | 控制部分：多个 处理器：多个 主存模块：多个 | 能够实现作业、任务、指令等各级全面并行 | 多处理机系统、多计算机 |
一条指令就是机器语言的一个语句，它是一组有意义的二进制代码，指令的格式如下所示。
其中，操作码部分指出了计算机要执行什么性质的操作，例如，加法、减法、取数、存数等。地址码字段需要包含各操作数的地址及操作结果的存放地址等，从其地址结构的角度可以分为三地址指令、二地址指令、一地址指令和零地址指令。
三地址指令
例如，执行a+b=c操作时，就是使用的三地址指令。此时如下所示。
二地址指令
例如，执行a+=b操作时，执行的就是二地址指令，此时如下所示。
一地址指令
例如，执行a++操作时，执行的就是一地址指令，此时如下所示。
零地址指令
例如，宕机就是零地址指令。
总体来说，寻址方式可以分为：立即寻址、直接寻址、间接寻址、寄存器寻址、寄存器间接寻址。
-
立即寻址：操作数直接在指令中，速度快，灵活性差。
-
直接寻址：指令中存放的是操作数的地址。
-
间接寻址：指令中存放了一个地址，这个地址对应的内容是操作数的地址。
-
寄存器寻址：寄存器存放操作数。
-
寄存器内存放的是操作数的地址。
CISC和RISC分别表示复杂指令集系统和精简指令集系统，具体信息如下表所示。
| 指令系统类型 | 指令 | 存执方式 | 实现方式 | 其他 |
| — | — | — | — | — |
| CISC（复杂） | 数量多、使用频率差别大，可变长格式 | 支持多种 | 微程序控制技术（微码） | 研发周期长 |
| SISC（精简） | 数量少，使用频率接近，定长格式，大部分为单周期指令，操作寄存器，只有Load/Store操作内存。 | 支持方式少 | 增加了通信寄存器、硬布线逻辑控制为主，适合采用流水线 | 优化编译，有效支持高级编程语言 |
如何比较CISC和RISC，分哪些维度？
指令数量、指令使用频率、存执方式、寄存器、流水线支持、高级语言支持。
-
CISC：复杂、指令数量多，频率差别大、多寻址。
-
RISC：精简、指令数量少。操作寄存器，单周期，少寻址，多通用寄存器，流水线，
流水线是指在程序执行时，多条指令重叠进行操作的一种准并行处理的实现技术。各种部件同时处理是针对不同指令而言的，它们同时为多条指令的不同部分进行工作，以提高各部件的利用率和指令的平均执行速度。
流水线的相关参数计算包括：流水线执行时间计算、流水线吞吐率、流水线加速比、流水线效率。
在计算机中，对于指令的操作主要分为三个部分：取指、分析和执行。如下所示。
如果执行取值、分析和执行各需要1ms的话，则串行执行三条指令的时间总共需要9ms。这是因为一条执行的操作需要经过取指、分析和执行三个步骤，每个步骤需要1ms，执行一条指令的时间为3ms，则串行执行三条指令的时间为9ms。我们可以用下图来表示这个过程。
在上图的表示中，貌似执行三条指令使用9ms是没啥问题的。但是，如果我们把图形改造一下，我们就会发现相应的问题。我们使用下面的图形来表示执行三条指令的情况。
此时，我们发现，在上图执行指令操作的过程中，有很多空白的格子，而空白的格子表示在执行执行的过程中有空余的时间片资源没有利用起来。很显然，没有必要等待指令1完全执行完毕后再执行指令2，同样的，没有必要等待指令2完全执行完毕后再执行指令3。而且，我们发现按照上图执行完三条指令需要9ms时间。
此时，如果将空余的时间片利用起来，则可以使用下图来表示。
此时，在执行三条指令的过程中，取指操作对指令1执行完取指后，马上对指令2进行取指，然后又马上对指令3进行取指；分析操作同样是对指令1执行完分析后，马上对指令2进行分析，然后又马上对指令3进行分析；执行操作也是对指令1执行完毕后，马上对指令2进行执行操作，然后又马上对指令3进行执行操作。期间，将空余的时间片资源充分的利用起来了。而且，我们发现，充分利用空余的时间片后，执行三条指令的时间由原来的9ms变为现在的5ms。
从另一个角度，我们发现执行完第一条指令时，需要3ms，执行完第二条指令时，只需要在执行完第一条指令的基础上增加1ms。同样的，执行完第三条指令时，只需要在执行完第二条指令的基础上增加1ms。以后每增加一条指令，只需要增加1ms的时间便可以执行完此条指令。
这就是计算机中的流水线技术。接下来，我们就说说流水线技术的相关计算问题。
关于流水线计算，我们先来看一个图。
在上图中，我们可以看出，执行完第一条指令时，需要3ms时间，执行完第二条指令时，只需要在执行完第一条指令的基础上增加1ms；执行完第三条指令时，只需要在执行完第二条指令的基础上增加1ms。以此类推，执行完第n条指令时，只需要在执行第n-1条指令的基础上增加1ms。说到这里，不知道小伙伴们有没有思考这样一个问题，流水线技术的这种规律就涉及到一个非常重要的概念，叫作 流水线周期。
流水线周期为执行时间最长的一段，上图中的流水线周期为1ms
流水线的计算公式为：
1条指令执行时间 + （指令条数 -1）* 流水线周期
流水线的理论公式如下所示。
(t1 + t2 + … + tk) + (n-1) * △t
其中t1,t2…tk表示执行一条指令的每个步骤分别需要的时间，n为指令的条数，△t为流水线周期。
流水线的实践公式如下所示。
k*△t + (n-1) * △t
其中，k为执行一条指令的步骤数，n为指令的条数，△t为流水线周期。
这里，给小伙伴们举一个例子。
例如，一条执行的执行过程可以分解为取指，分析和执行三步，在取指时间t取指=3△t，分析时间分析=2△t，执行时间t执行=4△t的情况下，若按照串行方式执行，则10条指令全部执行完需要多少△t？若按照流水线方式执行，流水线周期为多少△t？使用流水线方式时，执行完10条指令需要多少△t？
（1）串行方式比较简单，就是将每条指令的执行时间进行累加。
（3△t + 2△t + 4△t） * 10 = 90△t。
（2）在执行一条指令的过程中，取指为3△t，分析为2△t，执行为4△t。根据流水线中对于流水线周期的定义：流水线周期为执行时间最长的一段，所以，流水线周期为4△t。
（3）使用流水线方式时，执行完10条指令需要的时间可以使用如下方式进行计算。
这里，我们分别计算下理论时间和实践时间。
- 理论时间
(3△t + 2△t + 4△t) + (10-1) * 4△t = 45△t。
- 实践时间
3 * 4△t + (10-1) * 4△t = 48△t。
关于超标量流水线，我们可以使用下图来表示。
在超标量流水线中，有一个概念叫作度。度表示在超标量流水线中，由几条流水线组成。例如上面的图中，超标量流水线由两条流水线组成，所以，度为2。此时的超标量流水线可以同时进行2个操作。也就是说，可以同时执行两个取指操作，可以同时执行两个分析操作，也可以同时执行两个执行操作。
如果此时有10条指令需要执行，使用以上超标量流水线的话，只需要10 / 2 = 5 条指令的时间。
流水线的吞吐率（TP）是指在单位时间内流水线所完成的任务数量或输出的结果数量。计算流水线吞吐流程的最基本的公式如下所示。
流水线最大吞吐率计算公式如下所示。
流水线的吞吐率计算问题相对来说还是比较简单的。
首先，问小伙伴们一个问题：计算机的存储结构为什么需要进行层次化的划分呢？
说的直接一点：就是为了减少经济成本。如果说，CPU的价格非常便宜的话，根本就不需要内存了。可以把所有的内存容量全部都做到CPU里面去，就可以了。但是，事实上，CPU的内存是很精贵的，至今为止，CPU中基本上还是一级缓存和二级缓存。三级缓存比较少见。而且，CPU中的存储容量是非常小的，基本都是KB级别的存储，CPU的内存容量也就几KB，MB级别的CPU内存也是比较少见的。所以，出于经济成本的考虑，计算机中的存储结构是按照层次进行划分的。
为了能够让小伙伴们更加清晰的理解层次化存储结构，我们先来看一张图。
由上图，可以看出：
（1）层次化的存储结构可以分为：CPU、Cache（高速缓存）、主存（内存）、外存（辅存）。
（2）从上往下，速度越来越慢，容量越来越大。
局部性原理是层次化存储结构的支撑。
一个编写良好的计算机程序常常具有良好的局部性。也就是说。它们倾向于引用临近于其他最近引用过的数据项的数据项，或者最近引用过的数据项本身。这汇总倾向性，就被称为局部性原理，这是一个持久的概念，对硬件和软件系统的设计和性能都有着极大的影响。
之所以有这个规律，很多人认为原因是：程序的指令大部分时间是顺序执行的，而且程序的集合，如数组等各种数据结构是连续存放的。
局部性原理讲的是：在一段时间内，整个程序的执行仅限于程序的某一部分，相应地，程序访问的存储空间也局限于某个内存区域。主要分为两类：
-
时间局部性：如果程序中的某条指令一旦执行，则不久之后该指令可能再次被执行；如果某数据被访问，则不久之后该数据可能再次被访问。
-
空间局部性：是指一旦程序访问了某个存储单元，则不久之后，其附近的存储单元也将被访问。
针对Cache相关的技术，我们主要来聊聊Cache的概念和映像相关的技术。
Cache-概念
这里的Cache表示的是高速缓冲，在计算机的存储体系系统中，Cache是除寄存器外访问速度最快的层次。 使用Cache改善系统性能的依据是程序的局部性原理 。
如果以h代表对Cache的访问命中率，t1表示Cache的周期时间，t2表示主存储器的周期时间，以读操作为例，使用“Cache+主存储器”的系统的平均周期为t3，则可以得出如下运算公式。
t3 = h * t1 + (1 - h) * t2
其中。(1 - h)又称为失效率，也就是未命中率。
Cache-映像
Cache的映像分为三种，分别是：直接相联映像、全相联映像、组相联映像。
-
直接相联映像：硬件电路比较简单，但冲突率最高。
-
全相连映像：电路难于设计和实现，只适用于小容量的Cache，冲突率比较低。
-
组相联映像：直接相联与全相联的折中。
地址映像是将主存与Cache的存储空间划分为若干大小相同的页（或称为块）。
例如，一台计算机的主存容量为1GB，划分为2048页，每页512KB；Cache的容量为8MB，划分为16页，每页512KB。接下来，我们由此来详细图解直接相联映像、全相联映像和组相联映像。
直接相联映像
我们可以画一组图来表示Cache的直接映像。首先，我们先来简单画一个主存标记、Cache页号和页内地址的示意图。如下所示。
如上图所示，主存标记为7位，Cache页号为4位，页内地址为19位。
记录主存区号的示意图如下所示。
有了上面两张图的基础后，我们再来看直接相联映像的示意图如下所示。
这里，我们将容量为1GB的主存划分成2048页，总共127个区，每页的容量为512KB。将容量为8MB的Cache划分为16页，每页容量为512KB。
所谓直接相联映像是指Cache中的0页只能存储主存中0页的内容，这里主存中0页指的是每个区的0页，比如上图中的0区的0页，1区的16页，127区的2032页等。
在直接相联映像中，只需要记录主存标记、Cache页号和页内地址就能够快速的找到主存中的数据。
使用直接相联映像有个缺点：那就是如果Cache中的0页，存储了主存中0区0页的内容时，如果此时需要存储主存1区中的16页内容，就只能将主存0区中0页的内容从Cache的0页中清除，然后将主存1区中16页的内容存储到Cache中的0页内。冲突率比较高。细心的小伙伴会发现：这其实是违背局部性原理的。
直接相联映像访问速度最快，但冲突率最高。
全相连映像
我们先来看下全相联映像的主存页标记和页内地址的示意图，如下所示。
此时，使用11位来标识主存页标记，使用19位来标识页内地址。
使用全相连映像需要记录主存与Cache的对应关系，如下图所示。
接下来，我们来看看全相连映像的示意图，如下所示。
从图中可以看出，Cache中的任何一个也，都可以存储主存中的任何一个页。
使用全相连映像访问速度最慢，冲突率最低。
组相联映像
组相联映像本质上是直接相联映像和全相联映像的折中。同样的，我们先来看组相连映像的存储示意图。
此时，在组相连映像中，Cache组号使用3位表示，组内页号使用1位表示，页内地址使用19位表示。其中，3位的Cache组号，1位的组内页号和前面的7位构成了主存页标记；3位的Cache组号，1位的组内页号和19号的页内地址构成了Cache地址。
接下来，我们再来看看主存与Cache的对应关系，如下图所示。
组相连的映像示意图如下所示。
由上图可知，在组相连映像中，主存的组与Cache的组是组相联映像关系，而在组内则是通过直接相联映像来访问和存储数据。
这里，小伙伴们首先要区分两个概念，一个是编址，一个是寻址。
编址： 存储器是由一个个存储单元构成的，为了对存储器进行有效的管理，就需要对各个存储单元编上号，即给每个单元赋予一个地址码，这叫编址。经编址后，存储器在逻辑上便形成一个线性地址空间。
寻址： 存取数据时，必须先给出地址码，再由硬件电路译码找到数据所在地址，这叫寻址。
编址可以分为两种：按字编址和按字节编址。
-
按字编址：存储体的存储单元是字存储单元，即最小寻址单位是一个字。
-
按字节编址：存储体的存储单元是字节存储单元，即最小寻址单位是一个字节。
对于主存编址中最常见的计算形式为：根据存储器所要求的容量和选定的存储芯片的容量，就可以计算出所需要的芯片的数量。公式如下所示。
最后
码字不易，觉得有帮助的可以帮忙点个赞，让更多有需要的人看到
又是一年求职季，在这里，我为各位准备了一套Java程序员精选高频面试笔试真题，来帮助大家攻下BAT的offer，题目范围从初级的Java基础到高级的分布式架构等等一系列的面试题和答案，用于给大家作为参考
以下是部分内容截图
网上学习资料一大堆，但如果学到的知识不成体系，遇到问题时只是浅尝辄止，不再深入研究，那么很难做到真正的技术提升。
需要这份系统化的资料的朋友，可以添加V获取：vip1024b （备注Java）
一个人可以走的很快，但一群人才能走的更远！不论你是正从事IT行业的老鸟或是对IT行业感兴趣的新人，都欢迎加入我们的的圈子（技术交流、学习资源、职场吐槽、大厂内推、面试辅导），让我们一起学习成长！
-
按字编址：存储体的存储单元是字存储单元，即最小寻址单位是一个字。
-
按字节编址：存储体的存储单元是字节存储单元，即最小寻址单位是一个字节。
对于主存编址中最常见的计算形式为：根据存储器所要求的容量和选定的存储芯片的容量，就可以计算出所需要的芯片的数量。公式如下所示。
最后
码字不易，觉得有帮助的可以帮忙点个赞，让更多有需要的人看到
又是一年求职季，在这里，我为各位准备了一套Java程序员精选高频面试笔试真题，来帮助大家攻下BAT的offer，题目范围从初级的Java基础到高级的分布式架构等等一系列的面试题和答案，用于给大家作为参考
以下是部分内容截图
[外链图片转存中…(img-6CObsbZg-1713697844614)]
网上学习资料一大堆，但如果学到的知识不成体系，遇到问题时只是浅尝辄止，不再深入研究，那么很难做到真正的技术提升。
需要这份系统化的资料的朋友，可以添加V获取：vip1024b （备注Java）
[外链图片转存中…(img-niwcwS8y-1713697844615)]
一个人可以走的很快，但一群人才能走的更远！不论你是正从事IT行业的老鸟或是对IT行业感兴趣的新人，都欢迎加入我们的的圈子（技术交流、学习资源、职场吐槽、大厂内推、面试辅导），让我们一起学习成长！
9585
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
