quartus ii 13.1一些常见的问题

一、软件编译

1.“×××” is missing source signal: 这个问题是某一个器件缺少信号源输入，一般就是电路中线没连上，例如下图7474芯片Q1的时钟端很明显没有连上，同时也提醒，输入和输出的连线应接在相应的“input”和“output”端，而不是自定义名称端；

2.某器件名“inst×” is already defined as a signal name or another logic function :这个问题就属于两个器件重名，一般一个个点不会有这类错误，复制粘贴的时候一定注意器件的名称，不要重复就行，例如下图中vcc重名，编译报错。

3.“×××”cannot be assigned more than one value:这个问题指某个单输入器件被给了多个输出，一般就是连线的时候可能连到一起了，这个根据提示找到相应器件连线端重新连就行了

以上就是编译过程中常见的问题，值得注意，编译通过并不代表你的电路图设计就没问题，还需要通过仿真验证。

二、波形仿真

1.波形仿真无响应：

可能的原因有：

仿真中添加的输入输出个数太多，13.1版本运行不了这么多，然后就会卡死在这，这个时候需要去掉一些没用的输入输出，先让重要的结果出来再慢慢添加输入输出

其次就是电路设计本身有问题，如果不是输入输出的问题可以先检查电路设计，若设计没有问题，可以先跑一个简单的电路测试，如果有问题就是仿真功能没有破解完全，否则重新检查电路

2.仿真波形莫名奇妙在某处跳变

举74161计数器来说：

可以看到输出并没有随着时钟信号的到来而变化，反而先于时钟到来之前变化，在确定电路设计没有问题的情况下，可以沿着时钟输入添加或者删除输出“ouput”,如图所示

完成相应操作后再检查波形即可，这个属于13.1自己的问题，莫名其妙来一个bug，如果不能解决的话，可以下一个低版本的例如13.0，效果可能比13.1好

以上就是个人使用quartus ii 的一些经验，希望对有疑问的你有些许帮助。