信号完整性问题概述

信号完整性（Signal Integrity，简称SI）是指信号在电路中以正确的时序和电压作出响应的能力。是对信号线上信号质量的描述。

    如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。

    信号完整性问题主要表现为5个方面：延迟、反射、串扰、同步切换噪声(SSN)和电磁兼容性(EMI)。

    延迟——延迟是指信号在PCB板的导线上以有限的速度传输，信号从发送端发出到达接收端，其间存在一个传输延迟。信号的延迟会对系统的时序产生影响，在高速数字系统中，传输延迟主要取决于导线的长度和导线周围介质的介电常数。

    反射——当PCB板上导线(高速数字系统中称为传输线)的特征阻抗与负载阻抗不匹配时，信号到达接收端后有一部分能量将沿着传输线反射回去，使信号波形发生畸变，甚至出现信号的过冲和下冲。信号如果在传输线上来回反射，就会产生振铃和环绕振荡。

    串扰——由于PCB板上的任何两个器件或导线之间都存在互容(mutual capacitance)和互感，当一个器件或一根导线上的信号发生变化时，其变化会通过互容和互感影响其它器件或导线，即串扰。串扰的强度取决于器件及导线的几何尺寸和相互距离。

    同步切换噪声——当PCB板上的众多数字信号同步进行切换时(如CPU的数据总线、地址总线等)，由于电源线和地线上存在阻抗，会产生同步切换噪声，在地线上还会出现地平面反弹噪声(简称地弹)。SSN和地弹的强度也取决于集成电路的IO特性、PCB板电源层和地平面层的阻抗以及高速器件在PCB板上的布局和布线方式。

    电磁兼容性——同其它的电子设备一样，PCB也有电磁兼容性问题，其产生也主要与PCB板的布局和布线方式有关。

为什么要做信号完整性分析

    过去，在系统时钟低于50MHz的电路板设计中，信号完整性(SI)问题并不突出，在设计后期做适当的修改就可消除SI问题或将其影响降至最低。但是随着集成电路输出开关速度提高以及PCB板密度增加，信号完整性已经成为高速数字PCB设计必须关心的问题之一。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等因素，都会引起信号完整性问题，导致系统工作不稳定，甚至完全不工作。

    越来越多的设计工程师发现SI问题的成因不仅仅是高速设计。真正的原因不是系统时钟速率的提高，而是驱动器上升和下降时间的缩短。随着工艺技术的进步及IC制造商转向采用0.25微米或更小工艺，他们所生产的标准元件具有更小的裸片尺寸和越来越快的边缘速率。边缘速率的提高最终会导致设计中高速问题的产生，而传统的高速分析是不考虑这类问题的。

    即便不考虑系统时钟速率，高的上升时间和更长的走线长度也让电路板设计工程师面临着严峻的挑战。只要传输线长度引起的延迟超过驱动器上升/下降时间有效长度的六分之一，就会引起传输线问题。例如，若上升时间为1 ns，走线边缘速率为每英寸2ns，只要走线长度超过1英寸，就会发生传输线问题。众所周知，走线长度小于1英寸的电路板极为少见。因此，采用上升时间为1ns的设计肯定会出现高速设计问题。随着新型IC工艺的出现，情况会变得越来越糟。因为上升时间将很快发展到1ns以下。实际上，大约每隔三年晶体管门长度就会缩短一半，而其相应的开关速率会增长约30%。

    如何在PCB板的设计过程中充分考虑到信号完整性的因素，并采取有效的控制措施，已经成为当今PCB设计业界中的一个热门课题。基于信号完整性计算机分析的高速数字PCB板设计方法能有效地实现PCB设计的信号完整性。

怎样进行信号完整性分析

    以下是我公司基于信号完整性分析的PCB设计典型流程。

   

以上流程主要包含以下内容：

1. 首先用户应尽可能提供详尽的设计说明和要求，以便PCB设计和信号完整性分析人员充分理解用户的要求。详细需求信息见附录“信号完整性分析用户需求”。

2. 对用户的要求进行分析，提供专家咨询并根据设计的复杂度制定合理的设计规范和信号完整性分析方案。

3．在PCB板设计之前，首先进行预仿真。建立高速数字信号传输的信号完整性模型，根据信号完整性模型对信号完整性问题进行一系列的预分析，根据仿真计算的结果确定布局方案件、PCB的叠层结构、电路拓扑结构和传输线匹配原则等。 并综合元器件和PCB板参数的公差范围、PCB版图设计中可能的拓扑结构和参数变化等因素，确定最佳的PCB设计方案并对设计规范进行必要的修订。对仿真分析中发现的电路设计问题及时与用户沟通，修改电路设计。

4. 在预仿真的基础上，根据PCB设计规范完成布局和布线工作。

5. 在PCB版图设计过程中，将部分完成或全部完成的设计送回信号完整性模型进行设计后的信号完整性分析，以确认实际的版图设计是否符合预计的信号完整性要求。若仿真结果不能满足要求，则需修改版图设计甚至电路设计，这样可以降低因设计不当而导致产品失败的风险。

6. 在PCB设计完成后，就可以进行PCB板制作。PCB板制造参数的公差范围应在信号完整性分析的解空间的范围之内。

在SI模型以及分析方法正确的基础上，通常PCB板不需要或只需要很少的重复修改设计及制作就能够最终定稿，从而可以缩短产品开发周期，降低开发成本。

附录：信号完整性分析用户需求

1. 逻辑功能框图

逻辑功能框图中应包含以下信息：

a.主要电路的型号

b.信号线、控制线、数据线和时钟线的类别（单向、双向和差分等)

c.逻辑电平的类别(TTL、CMOS、ECL或其它）

d.时钟工作频率

e.信号的传输速率

f.各类信号连接的拓扑结构（每一线网中驱动器和负载的个数及分布情况)

g.其它特殊说明

2. PCB的布局

给出PCB的初始布局图和相关说明，应包含以下信息：

a.主要电路的名称及位置

b.特殊位置要求的元器件（如连接器和装配孔等）

c.PCB板的形状和尺寸,如果对PCB板的形状和尺寸有特殊要求应给以说明.

d.PCB板的厚度，如果对PCB板的厚度有特殊要求应给以说明。

3. 元器件

应给出所用元器件的列表，同时尽可能提供相应元器件的详尽资料和说明。主要应包含以下信息：

a. 名称

b. 型号

c. 厂家

d. 功能介绍

e. 封装类型、尺寸及引脚分配等

f. 电路的IBIS模型(电路供应商通常可提供相应的IBIS模型）

4. 电源和地

应提供板内电源和地的详细说明，主要应包含以下信息：

a. 电源和地的类别（数字或模拟）

b. 电源电源电压和功耗

c. 作用区域和分布范围说明（单个电路私用或多个电路公用）

e. 电路制造方提供的电源（地）分割和去耦方案

5. 仿真需求

如果用户对仿真的内容有特殊需求应给予说明，通常应给出以下信息：

a. 重点关注的线网列表表

b. 是否要求提供相关线网的时间延迟仿真分析结果

c. 是否要求提供相关线网的信号反射

d. 是否要求提供相关线网的线间串扰

e. 是否要求提供相关线网的信号质量仿真分析结果

f. 是否要求提供相关电源完整性的仿真分析结果

http://hi.baidu.com/mass_ping/blog/item/9f5d682b0220d625d52af14c.html