Cortex-M3 处理器内核

最新推荐文章于 2023-07-31 00:36:42 发布
最新推荐文章于 2023-07-31 00:36:42 发布
阅读量712 收藏
点赞数 1
分类专栏： Cortex-M3 文章标签： Cortex-M3 处理器内核 Cortex-M3处理器内核
We are all in the gutter, but some of us are looking at the stars.
本文链接：https://blog.csdn.net/Britripe/article/details/108360521
版权

Cortex-M3 处理器内核采用 ARMv7-M 架构

主要特性如下

  • Thumb-2 指令集架构（ISA）的子集，包含所有基本的 16 位和 32 位 Thumb-2 指令。
  • 哈佛处理器架构，在加载/存储数据的同时能够执行指令取指。
  • 三级流水线
  • 32 位单周期乘法
  • 硬件除法
  • Thumb 状态和调试状态
  • 处理模式和线程模式
  • ISR 的低延迟进入和退出

  • 可中断-可继续（interruptible-continued）的 LDM/STM，PUSH/POP。
  • ARMv6 类型 BE8/LE 支持
  • ARMv6 非对齐访问

Cortex-M3 处理器包含：

  • 13 个通用的 32 位寄存器
  • 链接寄存器(LR)
  • 程序计数器（PC）
  • 程序状态寄存器，xPSR
  • 两个分组的 SP 寄存器
图为:CM3模块框图

 

_WindChimes
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
ARM Cortex-M3内核理解
TommiWei的博客
05-24 2100
ARM Cortex-M内核处理器框架学习
STM32 核心Cortex-M3 处理器
07-23
STM32 的核心Cortex-M3 处理器是一个标准化的微控制器结构，希望思考一下，何为标准化?
Cortex-M3微处理器
qq_31956329的博客
09-29 2073
Cortex-M3系列微处理器应用：专们3为那些对成本和功耗非常敏感但同时又对性能有较高要求的应用而设计的。                                                          其核心是基于哈佛架构的三级流水线内核。                                                          该内核基于最新的A
cortex-M3内核笔记
八音盒笔记
10-05 1089
cortex - M3内核笔记： 内核框架 内核框架图： cortex-M3内核，采用的是哈弗结构，拥有独立的数据总线和指令总线。 2. 寄存器组： M3内核拥有两个堆栈指针寄存器，但这个寄存器在同一时刻只能有一个有效，因此任意时刻只能使用一个寄存器。 MSP（主堆栈指针），复位后缺省使用的指针，用于操作系统内核以及异常处理（包括中断处理） PSP（进程堆栈指针），主要用于用户代码程序使用。 R14（连接寄存器），用来存储函数调用时的返回地址，ARM为了减少内存的访问次数，直接把返回地址存储在寄存
ARM Cortex-M3内核结构
11-16
Cortex-M3内核，内部的数据路径为32位，寄存器为32位，存储器接口也是32位。Cortex-M3采用了哈佛结构，拥有独立的指令总线和数据总线，可以让取指与数据访问分开进行。Cortex-M3还提供一个可选的MPU，对存储器进行保护，而且在需要的情况下也可以使用外部的cache。另外在Cortex-M3中，存储器支持小端模式和大端存储格式。Cortex-M3内部还附赠了很多调试组件，用于在硬件水平上支持调试操作，如指令断点，数据观察点等。另外，为支持更高级的调试，还有其它可选组件，包括指令跟踪和多种类型的调试接口。
Cortext-M3系列：M3内核概述（1）
zichuanning520的博客
06-20 4456
介绍Cortex-M3的各个组成部分。
Cortex-M3内核学习（一）
qq_43105170的博客
09-16 1715
CM3的学习，第一节，简单的基础介绍
【STM32】Cortex-M3概览
最新发布
m0_66353154的博客
07-31 2282
Cortex‐M3 是一个 32 位处理器内核。内部的数据路径是 32 位的，寄存器是 32 位的，存储器接 口也是 32 位的。CM3 采用了哈佛结构，拥有独立的指令总线和数据总线，可以让取指与数据访问 并行不悖。但是另一方面， 指令总线和数据总线共享同一个存储器空间（一个统一的存储器系统）。换句话说，不是因为有两 条总线，可寻址空间就变成 8GB 了。CM3 提供一个可选的 MPU，而且在需要 的情况下也可以使用外部的 cache。在 CM3 中，Both 小端模式和大端模式都是支持的。
Cortex-M3处理器体系结构
08-24
Cortex-M3处理器体系结构
基于Cortex-M3内核处理器的嵌入式Web服务器设计
10-23
这种利用硬件实现TCP/IP协议的网络芯片W5100及具有Cotex-M3内核的STM32处理器构成嵌入式Web服务器的方案性价比高。通过网络,用户在浏览器端可及时收到远程现场传感器采集的数据，远程现场的开关状态指示灯可实时地...
STM32系列嵌入式微控制器应用实践（第2版）ppt
12-15
STM32系列嵌入式微控制器应用实践（第2版教材的PPT,.ARM Cortex-M3系列处理器. 基于ARMv7架构，主要用于MCU领域，专门为那些对成本和功耗非常敏感但同时对性能要求有相当高的嵌入式应用而设计的。
Cortex-M3 处理器简介
09-21
Cortex-M3是ARM最新ARMv7 架构的处理器，高性能、低成本、低功耗，有广泛的应用前景。学习和使用ARM Cortex-M3有利于学生掌握嵌入式系统领域最新的专业技术，利用Cortex-M3设计开发嵌入式应用系统以及开发各类嵌入式终端产品具有很强的竞争力。
基于Cortex-M3内核的STM32概述
04-01
在STM32F105和STM32F107互连型系列微控制器之前，意法半导体已经推出STM32基本型系列、增强型系列、USB基本型系列、互补型系列；新系列产品沿用增强型系列的72MHz处理频率。内存包括64KB到256KB闪存和 20KB到64KB嵌入式SRAM。新系列采用LQFP64、LQFP100和LFBGA100三种封装，不同的封装保持引脚排列一致性，结合STM32平台的设计理念，开发人员通过选择产品可重新优化功能、存储器、性能和引脚数量，以最小的硬件变化来满足个性化的应用需求。
嵌入式系统原理及应用——基于ARM Cortex-M3内核的STM32F103系列微控制器.zip
10-21
第3章ARM CortexM3处理器81 3.1ARM CortexM3组成结构81 3.1.1CortexM3内核82 3.1.2调试系统84 3.2ARM CortexM3总线接口86 3.2.1CortexM3总线接口类型87 3.2.2CortexM3总线连接方案88 3.3ARM ...
为何Cortex-M处理器运行不了linux
01-20
单片机与应用处理器的区别到底是什么呢?是主频的差异?还是Linux系统的支持?又或者是处理器的架构?本文将以NXP的Cortex-M系列为例做简要介绍。...款式M包含的处理器有Cortex-M0、Cortex-M1、Cortex-M3、Cortex-M4以及
Cortex‐M3-总线接口
We are all in the gutter, but some of us are looking at the stars.
09-04 4438
Cortex‐M3-内核框图 Cortex‐M3 内部有若干个总线接口，以使 CM3 能同时取址和访内（访问内存），它们是: 指令存储区总线（两条): 负责对代码存储区的访问，分别是 I‐Code 总线和 D‐Code 总线。前者用 于取指，后者用于查表等操作，它们按最佳执行速度进行优化。 系统总线: 用于访问内存和外设，覆盖的区域包括 SRAM，片上外设，片外 RAM，片外扩展设备， 以及系统级存储区的部分空间。 私有外设总线: 负责一部分私有外设的访问，主要就是访问调试组件。它们也在系统..
Cortex-M3-复位(序列)
We are all in the gutter, but some of us are looking at the stars.
09-07 1800
Cortex-M3-复位(序列) 在离开复位状态后，CM3 做的第一件事就是读取下列两个 32 位整数的值： 从地址 0x0000,0000 处取出 MSP 的初始值。 从地址 0x0000,0004 处取出 PC 的初始值——这个值是复位向量，LSB 必须是 1。然后从这个值所对应的地址处取指。 图为复位序列 请注意，这与传统的 ARM 架构不同——其实也和绝大多数的其它单片机不同。传统的ARM 架构总是从 0 地址开始执行第一条指令。它们的 0 地址处总是一条跳转指令。在 CM3中，0 地址处
Cortex-M3-中断/异常的响应序列
We are all in the gutter, but some of us are looking at the stars.
09-11 1238
Cortex-M3-中断／异常的响应序列 当CM3开始响应一个中断时，会在它看不见的体内奔涌起三股暗流： 入栈：把8个寄存器的值压入栈. 取向量：从向量表中找出对应的服务程序入口地址. 选择堆栈指针MSP/PSP，更新堆栈指针SP，更新连接寄存器LR，更新程序计数器PC. 入栈 响应异常的第一个行动，就是自动保存现场的必要部分：依次把xPSR,PC,LR,R12以及R3‐R0由硬件自动压入适当的堆栈中：如果当响应异常时，当前的代码正在使用PSP，则压入PSP，即使用线程堆栈；否则压入MSP...
Cortex-M3-MPU(存储器保护单元)
We are all in the gutter, but some of us are looking at the stars.
09-11 1096
Cortex-M3-MPU(存储器保护单元) MPU使命-关键系统 这种系统往往都用于性命攸关的场合，且必须连续无故障地工作，比如，火车调度系统、生命维持系统、大型发动机驱动器、核子反应堆控制、网络/电信的数据交换中枢等。如果失能，将导致惨重的经济与损失，甚至会使无数人死于非命。因此，决不允许这类系统出现 上述情况。然而，这些系统的复杂度往往都非常高，几乎不可能由开发人员保证这种可靠性。因此，需要在硬件水平上加入一个“公安机关”。通过它设置各种类型的“禁地”，并且施加多种规章条例。一旦发现违章，则
Cortex-M3内核
05-09
Cortex-M3是由英国ARM公司开发的一款32位精简嵌入式处理器，主要应用于低功耗、高性能的嵌入式系统。其内核采用了Harvard结构，拥有高效的指令集和优秀的中断响应能力，支持多级中断和快速上下文切换。Cortex-M3还...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值