引言:
有时候我们会面临一个比较大型的FPGA设计系统,需要划分为多个模块进行设计。为了搞清楚每一个模块是否完成了预定的功能,因此,需要对其进行单独仿真,以便在进一步进行系统调试时减少出错的可能。
那问题就来了,在vivado系统中因为编写了多个独立并行的仿真文件,那该如何进行单独仿真呢?下面结合本人的实践予以简单介绍。
开发环境:
软件开发环境是Win10+vivado 2019.1
模块化设计
根据项目需求,划分若干功能模块,然后分别编写程序。为了简单起见,这里以两个模块为例进行介绍。
(1)创建两个PLL和FIFO IP核
为了节省篇幅,这里省略了创建IP核的具体步骤。最终,在“仿真源”栏目下创建了这两个IP核,如下图所示,<