CHUXUEZHE5872的博客

Verilog HDL（Hardware Description Language）是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。现实生活中多用于专用集成电路（Application Specific Integrated Circuit，ASIC）和现场可编程门阵列（Field Programmabl Gate Array，FPGA）的实现。该篇主要讲述Verilog HDL 常用数据类型、运算符等基础部分，未涉及至实际应用，后期将逐一讲解。

异步复位同步释放在复位信号到来时不受时钟信号的同步，而复位信号释放时受时钟信号的同步。为消除亚稳态，在复位信号释放时，利用两个统一时钟沿的层叠寄存器（打两拍），将复位信号同步化：同步复位只有在时钟触发沿来到是，复位信号才有效。复位信号超过一个时钟周期，才可保证复位成功；异步复位只要复位信号有效则系统立即复位，但复位信号释放时易产生亚稳态。