自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(2)
  • 收藏
  • 关注

原创 【Verilog HDL 入门教程】 —— 学长带你学Verilog(基础篇)

Verilog HDL(Hardware Description Language)是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。现实生活中多用于专用集成电路(Application Specific Integrated Circuit,ASIC)和现场可编程门阵列(Field Programmabl Gate Array,FPGA)的实现。该篇主要讲述Verilog HDL 常用数据类型、运算符等基础部分,未涉及至实际应用,后期将逐一讲解。

2024-02-06 12:04:48 9946 6

原创 【深入浅出 FPGA】同步复位、异步复位以及异步复位同步释放

异步复位同步释放在复位信号到来时不受时钟信号的同步,而复位信号释放时受时钟信号的同步。为消除亚稳态,在复位信号释放时,利用两个统一时钟沿的层叠寄存器(打两拍),将复位信号同步化:同步复位只有在时钟触发沿来到是,复位信号才有效。复位信号超过一个时钟周期,才可保证复位成功;异步复位只要复位信号有效则系统立即复位,但复位信号释放时易产生亚稳态。

2023-11-23 10:36:46 2206 6

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除