PYNQ-Z2调试笔记：化繁为简，从一个简单的例子深刻理解PYNQ（PS端GPIO直接控制外设leds、switches和buttons）

最新推荐文章于 2022-12-06 16:51:37 发布

努力向上的韭菜

最新推荐文章于 2022-12-06 16:51:37 发布

阅读量1.9k

点赞数 2

分类专栏： PYNQ-Z2调试文章标签： python 其他 fpga arm

本文链接：https://blog.csdn.net/CSD_N_csdn/article/details/106383090

版权

PYNQ-Z2调试专栏收录该内容

8 篇文章 24 订阅

订阅专栏

本篇主要介绍，以比较底层的方法操作外设leds、switches和buttons的方法，以及这段时间对PYNQ学习的一些个人见解。

前言

前面的一个帖子https://blog.csdn.net/CSD_N_csdn/article/details/105666949讲解了如何操作外设leds、switches和buttons等的方法，其使用的方法是导入pynq自带的base.bit，此文件中包含的资源比较全面，像一个黑匣子，当然，如果你只是想使用其中的一些模块，这个文件就会显得繁杂。此篇我们同样是使用硬件设计（Hardware design）的方法，针对外设，生成简单的bit，直接通过PS的GPIO管脚来控制外设。

正文

根据本篇的实现流程，这里主要分为两个主要部分，所需的环境：Vivado软件（版本不限）、PYNQ-Z2开发板。

一、Vivado部分

（1）创建Vivado工程、选择板卡型号、创建块设计（Create Block Design）

这里，我的工程命名为project_gpio，板卡型号选择Boards-->pynq-z2（此板卡的文件包在我前面的帖子中有链接），然后-->Next-->Finish。

创建块设计（Create Block Design），Create Block Design-->OK，如图

（2）添加所需的IP核，并且配置每个添加的IP核

首先，添加ZYNQ7PS核，然后点击Run Block Automation，点击OK。

双击该核进行配置，配置更改如下：

然后，添加截位的IP核Slice，并对此核配置完如图：

最后，添加IP核concat，并对此核进行配置完成如图：

（3）连线，添加端口，添加管脚约束文件

把三个IP核手动连线，完成后如图所示：

添加外设的端口，分别是leds、buttons、switches，添加完成后如图：

添加管脚约束文件（这个切记，一定要约束上一步添加的端口，不然在生成bit文件的时候会报错！），新建一个管脚约束文件gpio，打开文件，在里面添加如下：（这个XDC文件资料链接里会上传）

set_property -dict {PACKAGE_PIN D19 IOSTANDARD LVCMOS33} [get_ports {buttons[0]}]
set_property -dict {PACKAGE_PIN D20 IOSTANDARD LVCMOS33} [get_ports {buttons[1]}]
set_property -dict {PACKAGE_PIN L20 IOSTANDARD LVCMOS33} [get_ports {buttons[2]}]
set_property -dict {PACKAGE_PIN L19 IOSTANDARD LVCMOS33} [get_ports {buttons[3]}]
set_property -dict {PACKAGE_PIN R14 IOSTANDARD LVCMOS33} [get_ports {leds[0]}]
set_property -dict {PACKAGE_PIN P14 IOSTANDARD LVCMOS33} [get_ports {leds[1]}]
set_property -dict {PACKAGE_PIN N16 IOSTANDARD LVCMOS33} [get_ports {leds[2]}]
set_property -dict {PACKAGE_PIN M14 IOSTANDARD LVCMOS33} [get_ports {leds[3]}]
set_property -dict {PACKAGE_PIN M20 IOSTANDARD LVCMOS33} [get_ports {switches[0]}]
set_property -dict {PACKAGE_PIN M19 IOSTANDARD LVCMOS33} [get_ports {switches[1]}]

点击保存即可。