计组学习通题库

最新推荐文章于 2023-11-01 18:32:46 发布

请你吃茶去

最新推荐文章于 2023-11-01 18:32:46 发布

阅读量1k

点赞数 1

文章标签：其他

本文链接：https://blog.csdn.net/CaesarQu/article/details/122165842

版权

一. 单选题（共30题，77.5分）

32位微机是指该计算机所用CPU（ B ）。
A.有32位寄存器
B. 同时处理32位二进制数
C. 有32个寄存器
D. 能处理32个字符
到目前为止,计算机中所有信息仍以二进制形式表示的理由是（ C ）。
A. 节约元器件
B. 运算速度快
C. 由物理器件的性能决定
D. 信息处理方便

3.计算机中（ B ）负责指令译码。
A.算术逻辑单元
B. 控制单元
C. 存储器译码电路
D. 输入输出译码电路

存放欲执行指令的寄存器是（ D ）。
A. MAR
B. PC
C. MDR
D. IR
存放下一条指令的寄存器是（ B ）。
A. MAR
B. PC
C. MDR
D. IR
完整的计算机系统包括（ D ）。
A. 运算器、存储器、控制器
B. 外部设备和主机
C. 主机和应用程序
D. 配套的硬件设备和软件系统
关于编译程序和解释程序，下列说法中错误的是（ C ）。
A. 编译程序和解释程序的作用都是将高级语言程序转换成机器语言程序
B. 编译程序编译时间较长，运行速度较快
C. 解释程序方法较简单，运行速度也较快
D. 解释程序将源程序翻译成机器语言，并且翻译一条后，立即执行这条语句
将高级语言源程序转换成机器级目标代码文件的程序是（ C ）。
A. 汇编程序
B. 链接程序
C. 编译程序
D. 解释程序
计算机系统的层次结构可以分为6层，其层次之间的依存关系是（ B ）。
A. 上下层之间相互无关
B. 上层实现对下层的功能扩展，而下层是实现上层的基础。
C. 上层实现对下层的扩展作用，而下层对上层有限制作用
D.上层和下层的关系是相互依存、不可分割的
下列选项中，描述浮点数操作速度指标的是（ D ）。
A. MIPS
B. CPI
C. IPC
D. MFLOPS
关于CPU主频、CPI、MIPS、MFLOPS，说法正确的是（ D ）。
A. CPU主频是指CPU系统执行指令的频率，CPI是执行一条指令平均使用的频率
B.CPI是执行一条指令平均使用CPU时钟的个数，MIPS描述一条CPU指令平均使用的CPU时钟数
C. MIPS是描述CPU执行指令的频率，MFLOPS是计算机系统的浮点数指令
D. CPU主频指CPU使用的时钟脉冲频率，CPI是执行一条指令平均使用的CPU时钟数
以下说法中，错误的是（ C ）。
A. 计算机的机器字长是指数据运算的基本单位长度
B.寄存器由触发器构成
C.计算机中一个字的长度都是32位
D. 磁盘可以永久性存放数据和程序
CPU的CPI与下列（ A ）因素无关。
A. 时钟频率
B. 系统结构
C. 指令集
D. 计算机组织
下列关于“兼容”的叙述，正确的是（ C ）。
A. 指计算机软件与硬件之间的通用性，通常在同一系列不同型号的计算机间存在
B. 指计算机软件或硬件的通用性，即它们在任何计算机间可以通用
C. 指计算机软件或硬件的通用性，通常在同一系列不同型号的计算机间通用
D.指软件在不同系列计算机中可以通用，而硬件不能通用

15.下列选项中，能缩短程序执行时间的措施是（ D ）。
Ⅰ提高CPU时钟频率 Ⅱ优化数据通路结构 Ⅲ对程序进行编译优化
A. 仅Ⅰ、Ⅱ
B. 仅Ⅰ、Ⅲ
C. 仅Ⅱ、Ⅲ
D. Ⅰ、Ⅱ、Ⅲ

一个 C 语言程序在一台 32 位机器上运行。程序中定义了三个变量 x 、 y 和 z ，其中 x 和 z 为 int 型， y 为 short 型。当 x=127 ， y=-9 时，执行赋值语句 z=x+y 后， x 、 y 和 z 的值分别是（ D ）
A. x=0000007FH ， y=FFF9H ， z=00000076H
B. x=0000007FH ， y=FFF9H ， z=FFFF0076H
C. 0000007FH ， y=FFF7H ， z=FFFF0076H
D. x=0000007FH ， y=FFF7H ， z=00000076H
浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为 5 位和 7 位（均含 2 位符号位）。若有两个数 X=×29/32 ， Y=×5/8 ，则用浮点加法计算 X+Y 的最终结果是（D）。
A. 00111 1100010
B. 00111 0100010
C. 01000 0010001
D. 发生溢出

18.下列选项中，能缩短程序执行时间的措施是（ D ）。
Ⅰ ．提高 CPU 时钟频率 Ⅱ ．优化数据通路结构 Ⅲ ．对程序进行编译优化
A. 仅 Ⅰ 和 Ⅱ
B. 仅 Ⅰ 和 Ⅲ
C. 仅 Ⅱ 和 Ⅲ
D. Ⅰ 、 Ⅱ 和 Ⅲ

float 型数据通常用 IEEE 754 单精度浮点数格式表示。若编译器将 float 型变量 x 分配到一个 32 位浮点寄存器 FR1 中，且 x=-8.25 ，则 FR1 的内容是（ A ）。
A. C104 0000H
B. C242 0000H
C. C184 0000H
D. C1C2 0000H
下列选项中，描述浮点数操作速度指标的是（ D ）。
A. MIPS
B. CPI
C. IPC
D. MFLOPS
用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错。则校验位数至少为( C )
A. 2
B. 3
C. 4
D. 5
某计算机主频为1.2 GHz,其指令分为4类，它们在基准程序中所占比例及CPI如下示。
该机的MIPS数是 ( C )
A. 100
B. 200
C. 400
D. 600
由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（ B ）。
A. -126
B. -125
C. -32
D. -3
某32位计算机按字节编址，采用小端(Little Endian)方式。若语令“int i= 0;”对应指令的机器代码为“C7 45 FC 00000000”，则语句“int i=-64;"对应指令的机器代码为是（A ）。
A. C7 45 FC C0 FF FF FF
B. C7 45 FC 0C FF FF FF
C. C7 45 FC FF FF FF C0
D. C7 45 FC FF FF FF 0C
下列关于冯.诺依曼结构计算机基本思想的叙述中,错误的是( C )
A. 程序的功能都通过中央处理器执行指令实现
B. 指令和数据都用二进制表示，形式上无差别
C. 指令按地址访问，数据都在指令中直接给出
D. 程序执行前，指令和数据需预先存放在存储器中
某计算机采用大端方式,按字节编址。某指令中操作数的机器数为1234 FF00H,该操作数采用基址寻址方式，形式地址(用补码表示)为FF12H，基址寄存器内容为F000 0000H,则该操作数的LSB(最低有效字节)所在的地址是( D )
A. F000 FF12H
B.F000 FF15H
C. EFFF FF12H
D. EFFF FF15H
下列给出的部件中其位数（宽度）一定与机器字长相同的是（B）。
I、ALU； II、指令寄存器； III、通用寄存器； IV、浮点寄存器
A. I, II
B. I, III
C. II, III
D. II, III, IV
(单选题, 2.5分)假定计算机MI和M2具有相同的指令集体系结构(ISA),主频分别为1.5GHz和1.2GHz。在MI和M2上运行某基准程序P，平均CPI分别为2和1,则程序P在MI和M2上运行时间的比值是（ C ）。
A. 0.4
B. 0.625
C. 1.6
D. 2.5
(单选题, 2.5分)将高级语言程序转换为机器级目标代码文件的程序是（ C ）。
A. 汇编程序
B. 链接程序
C. 编译程序
D. 解释程序
(单选题, 2.5分)
下列有关浮点数加减运算的叙述中，正确的是（ D ）。
Ⅰ对阶操作不会引起阶码上溢或下溢
Ⅱ右规和尾数舍入都可能引起阶码上溢
Ⅲ左规时可能引起阶码下溢
Ⅳ尾数溢出时结果不一定溢出
A. 仅Ⅱ、Ⅲ
B. 仅Ⅰ、Ⅱ、Ⅳ
C. 仅Ⅰ、Ⅲ、Ⅳ
D. Ⅰ、Ⅱ、Ⅲ、Ⅳ

二. 多选题（共2题，10分）
31. 主存容量的计算方式是（ A ）*（ B ）。
A. 存储单元个数
B. 存储字长
C. 地址线
D.数据线

冯诺依曼计算机的特点有（ ABCD ）。
A. 计算机由运算器、控制器、存储器、输入设备和输出设备五大部件组成
B. 指令和数据以同等地位存放于存储器内，并可按地址寻访
C. 指令由操作码和地址码组成
D.指令在存储器内按顺序存放，提出“存储程序”概念。

三. 判断题（共5题，15分）
33. (判断题, 3分)某计算机的字长为64位，则该机一个字节的长度为16位。某计算机的字长为64位，则该机一个字节的长度为16位。
错

(判断题, 3分)ACC在CPU中的运算器内，既可以作为操作数又可保存运算结果。
对
(判断题, 3分)机器字长是CPU一次可以处理的十进制数位数。
错

36.汇编语言程序能直接在机器上运行。
错

冯诺依曼计算机以存储器为中心，输入输出设备与存储器间的数据传送通过运算器完成
错

一. 计算题（共2题，100分）

(计算题, 50分)在程序查询方式的输入输出系统中，假设不考虑处理时间，每个查询操作需要100个时钟周期，CPU的时钟频率为50MHz。现有鼠标和硬盘两个设备，而且CPU必须每秒对鼠标进行30次查询，硬盘以32位字长为单位传输数据，即每32位被CPU查询一次，传输率为2B/s。求CPU对这两个设备查询所花费的时间比率，由此可得出什么结论？
正确答案：
（1）CPU每秒对鼠标进行30次查询，所需的时钟周期数为10030=3000。CPU的时钟频率为50MHz，即每秒50个时钟周期，因此对鼠标的查询占用CPU的时间比率为[3000/（50）]100%=0.006%，可见，对鼠标的查询基本不影响CPU的性能。（25分）
（2）对于硬盘，每32位被CPU查询一次，因此每秒查询次数为2B/4B=512K；则每秒查询的时钟周期数为1005121024=52.4*，因此对硬盘的查询占用CPU的时间比率为[52.4*/(50*)]*100%=105%，可见，即使CPU将全部时间都用于对硬盘的查询，也不能满足磁盘传输的要求，因此CPU一般不采用程序查询方式与磁盘交换信息。（25分）
(计算题, 50分)
某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需要5个时钟周期）。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。回答下列问题，要求给出计算过程。
（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？
（2）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）？
正确答案：
（1）外设每秒传送0.5MB，中断时每次传送32bit=4B。由于CPI=5，在中断方式下，CPU每次用于数据传送的时钟周期为518+52=100（中断服务程序+其他开销）。为达到外设0.5MB/s的数据传输率，外设每秒申请的中断次数为0.5MB/4B=125000。
1秒内用于中断的开销为100125000=12500000=12.5M个时钟周期。
CPU用于外设I/O的时间占整个CPU时间的百分比为12.5M/500M=2.5%。（25分）
（2）当外设数据传输率提高到5MB/s时改用DMA方式传送，每次DMA传送一个数据块，大小为5000B，则1秒内需产生的DMA次数为5MB/5000B=1000.
CPU用于DMA处理的总开销为1000500=500000=0.5M个时钟周期。
CPU用于外设I/O的时间占整个CPU时间的百分比为0.5M/500M=0.1%。（25分）

一. 单选题（共20题，60分）

冯·诺依曼机的基本工作方式是（ A ）。
A. 控制流驱动方式
B.多指令多数据流方式
C. 微程序控制方式
D. 数据流驱动方式
下列（ B ）是冯·诺依曼机工作方式的基本特点。
A. 多指令流单数据流
B. 按地址访问并顺序执行指令
C. 堆栈操作
D. 存储器按内容选择地址
冯·诺依曼机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ C ）。
A. 指令操作码的译码结果
B. 指令和数据的寻址方式
C. 指令周期的不同阶段
D.指令和数据所在的存储单元
存放欲执行指令的寄存器是（ D ）。
A. MAR
B. PC
C. MDR
D. IR
在CPU中，跟踪下一条要执行的指令的地址的寄存器是（ A ）。
A. PC
B. MAR
C. MDR
D. IR
MAR和MDR的位数分别为（ A ）。
A. 地址码长度、存储字长
B.存储字长、存储字长
C. 地址码长度、地址码长度
D. 存储字长、地址码长度
下列关于CPU存取速度的比较中，正确的是（ C ）。
A. Cache>内存>寄存器
B.Cache>寄存器>内存
C. 寄存器>Cache>内存
D. 寄存器>内存>Cache
若一个8位的计算机系统以16位来表示地址，则该计算机系统有（ C ）个地址空间。
A. 256
B. 65535
C. 65536
D. 131072
关于编译程序和解释程序，下列说法中错误的是（ C ）。
A. 编译程序和解释程序的作用都是将高级语言程序转换成机器语言程序
B. 编译程序编译时间较长，运行速度较快
C. 解释程序方法较简单，运行速度也较快
D. 解释程序将源程序翻译成机器语言，并且翻译一条后，立即执行这条语句
将高级语言源程序转换成机器级目标代码文件的程序是（ C ）。
A. 汇编程序
B. 链接程序
C. 编译程序
D. 解释程序

11.计算机硬件能够直接执行的是（ A ）。
Ⅰ机器语言程序 Ⅱ汇编语言程序 Ⅲ硬件描述语言程序
A. 仅Ⅰ
B. 仅Ⅰ、Ⅱ
C. 仅Ⅰ、Ⅲ
D.Ⅰ、Ⅱ、Ⅲ

计算机系统的层次结构可以分为6层，其层次之间的依存关系是（ B ）。
A. 上下层之间相互无关
B. 上层实现对下层的功能扩展，而下层是实现上层的基础。
C. 上层实现对下层的扩展作用，而下层对上层有限制作用
D.上层和下层的关系是相互依存、不可分割的
关于CPU主频、CPI、MIPS、MFLOPS，说法正确的是（ D ）。
A. CPU主频是指CPU系统执行指令的频率，CPI是执行一条指令平均使用的频率
B.CPI是执行一条指令平均使用CPU时钟的个数，MIPS描述一条CPU指令平均使用的CPU时钟数
C. MIPS是描述CPU执行指令的频率，MFLOPS是计算机系统的浮点数指令
D. CPU主频指CPU使用的时钟脉冲频率，CPI是执行一条指令平均使用的CPU时钟数

14.下列关于机器字长、指令字长和存储字长的说法中，正确的是（ C ）。
Ⅰ三者在数值上总是相等的 Ⅱ三者在数值上可能不等
Ⅲ存储字长是存放在一个存储单元中的二进制代码位数 Ⅳ数据字长就是MDR的位数
A. Ⅰ、Ⅲ
B. Ⅰ、Ⅳ
C. Ⅱ、Ⅲ
D. Ⅱ、Ⅳ

32位微机是指该计算机所用CPU（ B ）。
A. 具有32位寄存器
B. 能同时处理32位的二进制数
C. 具有32个寄存器
D. 能处理32个字符
CPU的CPI与下列（ A ）因素无关。
A. 时钟频率
B. 系统结构
C. 指令集
D. 计算机组织
下列选项中，能缩短程序执行时间的措施是（D ）。
Ⅰ ．提高 CPU 时钟频率 Ⅱ ．优化数据通路结构 Ⅲ ．对程序进行编译优化
A. 仅 Ⅰ 和 Ⅱ
B. 仅 Ⅰ 和 Ⅲ
C. 仅 Ⅱ 和 Ⅲ
D. Ⅰ 、 Ⅱ 和 Ⅲ
下列选项中，描述浮点数操作速度指标的是（ D ）。
A. MIPS
B. CPI
C. IPC
D. MFLOPS
将高级语言程序转换为机器级目标代码文件的程序是（ C ）。
A. 汇编程序
B. 链接程序
C. 编译程序
D. 解释程序
冯●诺依曼结构计算机中数据采用二进制编码表示，其主要原因是（ D ）。
I.二进制的运算规则简单
II.制造两个稳态的物理器件较容易
II.便于用逻辑门电路实现算术运算
A. 仅I、II
B. 仅I、III
C. 仅II、III
D. I、II和III

二. 计算题（共1题，10分）
21.假设某基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为I/O时间。若CPU 的速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间为？（请写成计算过程）
正确答案：
90100/150+10=70秒
22. 若某程序编译后生成的目标代码由A、B、C、D四类指令组成，它们在程序中所占比例分别为40%、20%、15%、25%。已知A、B、C、D四类指令的CPI分别为1、2、2、2。现需要对程序进行编译优化，优化后的程序中A类指令条数减少了一半，而其它指令数量未发生变化。假设运行该程序的计算机CPU主频为500MHZ。
（1）优化前、后的CPI各为多少？（各5分）
（2）优化前、后程序的MIPS为？（各5分）
（3）通过上面的计算结果，你能得出什么结论？（10分）
正确答案：
（1）优化前CPI=0.41+0.22+0.152+0.252=1.6 (5分)
优化后，ABCD的所占比例为25%、25%、18.75%、31.25%
CPI=0.251+0.252+0.18752+0.3125*2=1.75（ 5分）
（2）MIPS=F/CPI
优化前 500/1.6=312.2 优化后 285.7
（3）优化后程序速度降低。原因A类指令执行频率高，执行速度快。程序优化应降低CPI高的指令的占比，或者提高运行速度快的指令的执行概率。

存储器1
1.计算机的存储器采用分级方式是为了(B) B. 解决容量、速度、价格三者之间的矛盾
2.存储器分层体系结构中，存储器从速度最快到最慢的排序是(D) D. 寄存器-Cache-主存-辅存
3. 某计算机字长为32位，按字节编址，采用小端(Little Endian)方式存储数据。假定有一个double型变量（占8个字节），其机器数表示为1122 3344 5566 7788H，存放在0000 8040H开始的连续存储单元中，则存储单元0000 8046H中存放的是(A) A. 22H
4. 双端口RAM在（ B）情况下会发生读/写冲突。B. 左端口和右端口的地址码相同
5. 采用虚拟存储器的目的是© C. 扩大存储器的寻址空间
6. 常用的虚拟存储器寻址系统由（A ）两级存储器组成。A. 主存-辅存
7. 下列存储器中，在工作期间需要周期性刷新的是(B) B. DRAM
8. 下列关于缺页处理的叙述中，错误的是(D) D. 缺页处理完成后回到发生缺页的指令的下一条指令执行