【数字电路】组合逻辑电路

写在前面

本系列文章用于哈工大（威海）数字电路复习，基于石代锋老师2020年为软件专业同学所讲述的数字逻辑设计的ppt和录课，本系列文章已完结，目录链接：【数字逻辑设计】复习大纲。

4.1 组合逻辑电路概述

• 分类数字电路根据完成逻辑功能的不同，分为组合逻辑电路和时序逻辑电路。
• 组合逻辑电路的特点：
  • 仅与当下有关，无记忆功能
  • 由逻辑门组成且不含反馈路径

4.2 分析与设计方法

组合逻辑电路的分析

• 一般步骤：
  • 从给定逻辑图列表达式
  • 表达式列真值表
  • 文字概括功能
• 举例：
  

组合逻辑电路的设计

• 要求（最佳逻辑电路）：
  • 数目最少，种类最少，连线最少
  • 满足速度要求，使得级数最少以减少延迟
  • 功耗小，工作稳定
• 一般步骤：
  • 逻辑抽象：根据文字确定输入输出，逻辑赋值画真值表
  • 写表达式：根据为1的项写最小项表达式
  • 确定器件
  • 将表达式化简，变换为器件可用的形式
  • 画出电路图
• 举例：
  
  

4.3 常用的组合逻辑电路

编码器

• 目的：将数字编成对应进制的码
• 分类：

  • 普通编码器：任意时刻只能有一个信号为1

  • 二进制优先编码器：允许同时在n个输入端有多个输入信号有效，按优先权最高的进行编码

    • 8项-3线优先编码器74LS148：

  • 10项-4线优先编码器74LS147：
    

译码器

• 目的：将对应进制的码输出唯一的信号
• 常见译码器：

  • 2线-4线译码器：
    

  • 集成3线-8线译码器（74LS138）：
    
    
    

  • 集成4线-10线译码器（74LS42）：
    

  • 显示译码器：

    • LED显示器-数码管：通过共阴极或共阳极的方法：
      

数据选择器（多路选择器）

• 基本概念：每次在地址控制下，选择一路输出（这一路可以是0或1，不一定）。输入$N=2^n$，其中n是地址位数
• 集成双4选1数据选择器74HC153：
  
  
  
• 集成8选1数据选择器74HC151：
  

加法器

• 一位加法器：

  • 半加器：不考虑低位进位，向高位进位

  • 全加器：
    

• 多位加法器：
  • 串行进位加法器：将多个全加器的CO传递给CI，延迟时间较长
  • 超前进位加法器：通过带入，消去无关项
    
    

数值比较器

• 作用：比较同样位数的二进制，输出大小关系
• 一位数值比较器：
  
• 多位数值比较器：从高到低位比较
  
  

4.4 用中规模集成电路实现（3出2）

译码器

• 译码器的输出为$\neg m_i$写出最小项之和，二次取反，变成与非-与非式
• 用二进制译码器和与非门实现
  
  

数据选择器

• 地址变量为n，则数据选择器输出具有标准与或式的形式，$Y={\sum }_0^{2^n-1}{D}_i{m}_i$，通过$D_i$来选择即可
  
  

加法器

4.5 组合逻辑电路的竞争和冒险

竞争与冒险现象

• 竞争：因为延迟导致的时间先后不同，竞争不一定会产生冒险
• 冒险：由于竞争产生的尖峰脉冲（毛刺）
  • 1型冒险：毛刺为正。
    
  • 0型冒险：
    

检查方法

• 代数识别法：
  
  
  

竞争-冒险现象的消除

• 接入滤波电容：缓冲了毛刺，但同时也使波形边沿变斜。
• 引入选通脉冲法：变化瞬间封锁，稳定后开门。作用时间和极性要合适。
• 修改逻辑设计法：增加冗余项，在相切处添加卡诺圈即可。