Verilog 代码风格

最新推荐文章于 2024-10-06 06:00:00 发布

DaMi_Blog

最新推荐文章于 2024-10-06 06:00:00 发布

阅读量1.1k

点赞数 2

文章标签： fpga verilog

本文链接：https://blog.csdn.net/DaMi_Blog/article/details/106064853

版权

本文介绍了Verilog（硬件描述语言）的代码规范，适用于FPGA开发。内容涵盖通用代码结构，如头文件和命名规则，以及逻辑结构，包括避免latch综合和有限状态机的设计原则。强调了良好的代码风格对于可读性和可维护性的重要性。

摘要由CSDN通过智能技术生成

verilog 代码风格

前言

verilog （硬件描述语言）是FPGA主要开发语言。良好的代码规范是与人合作、交流等必备的前提。博主阅读相关文献整理一份基础的verilog代码规范（暂时仅限可综合部分，不包含仿真）。

一、通用代码结构

1.1 头文件

设计verilog的第一步就是文件头，其中包含作者、创建日期、摘要以及详细介绍修改历史记录与日期和作者一起做了哪些更改以及版权标题，位于每个文件标题的顶部，头文件格式实例：

//
//Company: 
//Engineer: DaMi
//Create Date: 11:14 09/22/2019
//Design Name:
//Module Name: AD9226
//Project Name: DFBDriverV2.0
//Target Devices: XC6LX9-TQG144
//Tool versions: ISE14.6
//Description: 
//			1 . this file is ADC AD9226 interface;
//Dependencies:
//
//Revision:
//		Revision 0.01 – File Created
//Additional Comments: 
// (C)COPYRIGHT 2020 xxxxx. ALL RIGHT RESERVED
///
///