数字IC验证：System Verilog - 任务task与函数function

写在前面：
最近实习期间自学System Verilog，找到一个英文教程Asic-world/system verilog，写得挺好的，主要通过代码示例进行学习。因此翻译下来作为巩固与分享，其中也额外增加了补充内容。英文原文入口：Asic-World (Task And Functions)。Copyright: Deepak Kumar Tala。文中的所有例程会上传到我的资源中。
若有任何翻译不当之处，请在评论区指正，感谢！

文中“System Verilog”简写为“SV”
正文中加粗的都为Verilog或System Verilog中定义的关键词keywords

1 引言Introduction

Verilog 2001中有静态static和自动automatic的任务和函数，在一个模块实例中，会为一个任务或函数的所有调用分配相同的存储空间。自动的任务和函数则为每一个实例分配唯一的、栈式存储空间。
SV在静态