数字IC笔试题——门控时钟与控制信号电平、与门门控、或门门控、上升沿门控、下降沿门控

    门控时钟问题。

（华为-2019-芯片-数字-34）

    从后端设计考虑，在必须使用门控时钟的时候，需要遵循一个原则：门控时钟的输出只能跟着时钟信号进行跳变，而不能跟着控制信号进行跳变，也就是说对于用NAND Gate或者AND Gate实现的门控时钟，控制信号只能在时钟的低电平处进行跳变；对于用OR Gate或者NOR Gate实现的门控时钟，控制信号只能在时钟的高电平处跳变（）

A. 正确

B. 错误

答案：A

FPGA探索者

FPGA+数字IC笔试面试，无线通信物理层及数字信号处理，半导体芯片行业求职，校招社招实习，职场趣事，行业动态，打工人必备。

解析：

对于与门：

（1）使用条件：clk 上升沿有效；

（2）ena 高电平开启门控，ena 的电平跳变必须在时钟的低电平区间；