Vitis HLS 学习笔记--IDE（快捷操作总结）

已于 2025-03-06 23:32:24 修改
阅读量2.1k 收藏 9
点赞数 5
分类专栏： Vitis HLS 文章标签： 学习 笔记 fpga开发 HLS
于 2024-04-27 23:41:53 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/DongDong314/article/details/138218888
版权
本文详细介绍了如何在VitisHLS环境中进行C/RTL协同仿真、避免重复对话框、创建新解决方案、命令行操作、文本缩放、VitisHLSRTL导入VivadoIP，以及ScheduleViewer的使用和函数执行细节理解。旨在提升VitisHLSIDE的使用效率。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

目录

1. 简介

2. 实用软件操作

2.1 C/RTL Cosimulation 选项

2.2 Do not show this dialog again

2.3 New Solution

2.4 对比 Solution

2.5 以命令行方式运行（windows）

2.6 文本缩放快捷键

2.7 查看和修改快捷键

2.8 将Vitis HLS RTL 导入 Vivado IP

3. Schedule Viewer

3.1 概览

3.2 示例一

3.3 理解函数执行细节

 4. 总结

1. 简介

本文持续更新，分享一些实用操作指引，为提高使用Vitis HLS IDE效率。

2. 实用软件操作

2.1 C/RTL Cosimulation 选项

2.2 Do not show this dialog again

可随时在Solution Settings中恢复或者设置。 

2.3 New Solution

2.4 对比 Solution

选中两个solution即可对比

最低0.47元/天 解锁文章
Xilinx Vitis HLS教程1--Vitis HLS概述[02/12]
B10030607的博客
08-12 5469
Xilinx Vitis HLS教程[02/10]1.2 Vitis HLS简介总结 1.2 Vitis HLS简介 总结 提示：这里对文章进行总结： 例如：以上就是今天要讲的内容，本文仅仅简单介绍了pandas的使用，而pandas提供了大量能使我们快速便捷地处理数据的函数和方法。 ...
南京观海微电子---Vitis HLS设计流程（实例演示）——Vitis HLS教程
m0_72563973的博客
04-07 898
（5）由于在Vitis HLS 2021.1版本中，建立新工程（solution1）时即便没有添加directives，HLS会给solution默认添加“HLS PIPELINE”指令。新的Solution命名为“solution2”，同时我们勾选“Copy directives and constraints from solution: solution1”选项，即solution2拷贝了solution1原有的directives指令（该示例中，solution1的directives指令为空）。
课时1：Vitis HLS的工作机制——Vitis HLS教程
BIGMAC的博客
02-09 3911
Vitis HLS（原Vivado HLS）是一个高级综合工具。用户可以通过该工具直接将C、 C++编写的函数翻译成HDL硬件描述语言，最终再映射成FPGA内部的LUT、DSP资源以及RAM资源等。
使用vivado2023.2新版Vitis创建hello world项目以及新版vitis的一些说明
最新发布
2203_75345038的博客
03-05 2228
点击Create Boot Image生成BOOT.bin文件，如下图所示可以看到系统自动帮我们添加了两个文件，点击文件查看地址，可以看到添加的使fsbl文件和elf文件，我们只需要再添加bit文件即可。创建完成后就可以到一个全新的界面，这里介绍最主要的功能编译，在选择项目后在下方FLOW栏目中可以看到编译按钮，其他常用功能后面使用到的时候在介绍。默认下一步，导出在vivado中导出的xsa文件，下一步等待识别出PS核，后续默认下一步即可。默认选择名称与地址，下一步选择刚创建的平台项目。
vitis使用教程
热门推荐
I_LOVE_MCU的博客
11-03 5万+
学习记录 在学习ZYNQ嵌入式开发的过程中，正点原子的教程是采用SDK，而我下载的vivado2020.1已经变成了vitis，所以写一这篇博客，方便后续查阅。 文章目录学习记录找到vitis安装vitis创建platform工程创建application工程找例程编写源码 找到vitis vivado->tools->launch vitis ide 如果打开失败，说明没有安装vitis，先进行安装 安装vitis vivado->help->Add Design Tools o
Vitis HLS 2024 使用教程
weixin_74013425的博客
09-23 2752
这个是顶层模块，可以点击browse选择函数，或者直接输入，注意：我们需要source内的主函数文件名字与文件内的函数名字一模一样，这样不会有bug。点击copy license 把你申请到的许可证放进去（注：此许可证只给了 vitis hls的使用权限，vivado的上网自己搜）注：语法使用可以参照示例，仿真文件如何使用可以参照example，具体别的部分有什么用法可以参考本文开头例出的三个参考材料。该界面可以设置时钟频率之类的选项，剩下的可以默认，想要了解可以参考正点原子教程。
vitis hls 初次使用
qq_52112285的博客
05-24 1534
高级综合（high-level synthesis，简称 HLS）能自动把 C/C++ 之类的高级语言转化成 Verilog/VHDL 之类的底层硬件描述语言（RTL），生成定制硬件在 FPGA 上跑实现加速。这使得不懂硬件的软件工程师也可以拥有玩转硬件的能力。HLS 的存在已有多年，它的优点，极短的开发和验证时间。
课时3：Vitis HLS设计流程（实例演示）——Vitis HLS教程
BIGMAC的博客
02-15 1万+
Vitis HLS设计流程（实例演示）
Vitis HLS 学习笔记--IDE（Syn Report 解读）1
hi94的博客
04-26 2411
综合报告是Vitis HLS工具链中一个关键的输出，它为开发者提供了关于其HLS设计的重要信息，包括时序估计、性能和资源使用情况、硬件接口细节以及软件到硬件的映射信息。 本文通过三个简单的示例，详细解读这些报告，以便更好地理解 Vitis HLS 工具的输出，并利用这些信息来优化和调试硬件设计。
Vitis HLS 学习笔记--IDE（Schedule Viewer 调度查看器）
hi94的博客
04-29 1947
Vitis HLS中的schedule viewer是设计和优化硬件加速器过程中的一个关键工具，它通过提供算法执行的详细视图，帮助设计者理解、分析和优化他们的设计。
​​Vitis HLS 学习笔记--添加 RTL 黑盒函数
hi94的博客
06-14 884
Vitis HLS 工具通过集成 Verilog RTL IP 到 C/C++ HLS 项目中，简化了硬件设计过程。RTL 黑盒技术允许设计者在特定区域内使用已有的 Verilog 或 VHDL 编写的 RTL 模块，从而重用优化好的硬件模块，避免重新实现，提高设计效率和可靠性。使用 Vitis HLS 时，设计者需要编写 RTL 函数签名、创建黑盒 JSON 描述文件并包含 RTL IP 文件。在 Vitis HLS 中添加这些文件后，运行仿真和综合步骤即可完成集成。
VitisHLS
02-28
VitisHLS
开始使用Vitis软件工具.pdf
03-21
开始使用Vitis软件工具，主要是关于xilinx新软件vitis的一些简单看法，没有啥新的内容，这些内容从官网中也能看到。
course_s2_ALINX_ZYNQ(AX7010_AX7020)开发平台Vitis应用教程V1.02.pdf
04-01
《course_s2_ALINX_ZYNQ(AX7010_AX7020)开发平台Vitis应用教程V1.02》，很不错的资料，希望对你的学习工作有所帮助。
Vitis HLS 学习笔记--TLP（示例：控制驱动TLP）
hi94的博客
05-21 1542
本文对《Vitis HLS 学习笔记--抽象并行编程模型-控制驱动与数据驱动-CSDN博客》中的控制驱动任务示例进行了详细解析，重点分析了 kernel 代码的并行处理机制及各模块的实现。通过查看综合报告、Schedule Viewer 和 Dataflow Viewer，确认了 funcB 和 funcC 的并行执行和 vecOut 的 FIFO 设置。并介绍了 Vitis IDE 的关键设置，包括数据文件加载、Flow Target 配置及 FIFO 深度调整。
Vitis HLS 学习笔记--HLS入门示例集合-目录
hi94的博客
04-25 2166
本示例集对如下内容做记录： Interface（接口）：展示各种模式和接口协议使用的常见示例 Pipelining（流水线）：展示循环和函数的流水线pragma使用的常见示例 Task_Level_Parallelism（任务级并行）：展示任务级并行编程模型和拓扑结构示例 Modeling（建模）：数学和DSP示例以及其他常见使用模型/算法 Misc（其他）：例如C++中的RTL黑盒等其他示例
Xilinx Vitis HLS教程1--Vitis HLS概述[03/12]
B10030607的博客
08-12 2683
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 Xilinx Vitis HLS教程1--Vitis HLS概述[03/12]3. Vitis HLS流程概述3.1 使能Vivado IP流3.2 使能Vitis内核流一、pandas是什么？二、使用步骤1.引入库2.读入数据总结 solution: 解决方案 synthesis: 综合 simulation: 模拟 3. Vitis HLS流程概述 Vitis HLS是基于项目的，可以包含多种称为"解决方案"的变体，以推动综合和模拟。
Vitis HLS入门指南
PolarSnow
01-11 1479
Vitis HLS入门指南
Vitis2024.1入门与基本使用指南（实现hello_world输出）
Devil_xiaojie的博客
11-19 5531
结合正点原子的教程，学习使用vitis2024.1创建基本例程Hello_world并查看串口输出。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值