DSP28335使用FIFO的串口中断总结

最新推荐文章于 2024-08-03 15:16:09 发布

E_ROAD_BY_U

最新推荐文章于 2024-08-03 15:16:09 发布

阅读量2.7w

点赞数 16

分类专栏： DSP28335

本文链接：https://blog.csdn.net/E_ROAD_BY_U/article/details/53221479

版权

本文介绍了DSP28335处理器中的SCI接口，特别是其FIFO功能在串行通信中断中的应用。通过SCI，可以实现全双工或半双工通信，并具有丰富的数据格式和错误检测功能。使用FIFO可以降低CPU的开销，提高通信效率。文章详细讲解了SCI的工作原理、特点、主要功能单元和寄存器配置，并通过仿真结果分析了中断触发机制及其可能的问题。

摘要由CSDN通过智能技术生成

一、串行通信与并行通信

DSP控制器间，DSP控制器与外部设备间交换信息，通信，可采取的通信方式主要两大类1、串行通信 2、并行通信。

并行通信一般包括多条数据线、多条控制线和状态线，传输速度快，传输线路多，硬件开销大，不适合远距离传输。一般用在系统内部，如XINTF接口或者控制器内部如DMA控制器。

串行通信则在通信线路上既传输数据信息也传输联络控制信息，硬件开销小，传输成本低，但是传输速度慢，且收发双方需要通信协议，可用于远距离通信。串行通信可以分为两大类1、同步通信 2、异步通信

同步通信:发送器和接收器通常使用同一时钟源来同步。方法是在发送器发送数据时同时包含时钟信号，接收器利用该时钟信号进行接收。典型的如I²C、SPI。

异步通信：收发双方的时钟不是同一个时钟，是由双方各自的时钟实现数据的发送和接收。但要求双方使用同一标称频率，允许有一定偏差。典型的如SCI。

二、28335SCI介绍

F28335处理器共提供3个SCI接口，相对TI的C240X系列DSP的SCI接口，功能上有很大的改进，在原有功能基础上增加了通信速率自动检测和FIFO缓冲等新的功能，为了减小串口通信时CPU的开销，F28335的串口支持16级接收和发送FIFO。也可以不使用FIFO缓冲。SCI接收器和发送器有各自独立的中断和使能位，可以独立地操作实现半双工通信，或者同时操作实现全双工通信。为了保证数据完整，SCI模块对接收到的数据进行间断、极性、超限和帧错误的检测。为了减少软件的负担，SCI采用硬件对通信数据进行极性和数据格式检查。通过对16位的波特率控制寄存器进行编程，可以配置不同的SCI通信速率。

所谓的FIFO就是先进先出的意思。SCI工作在FIFO模式下一般是因为所传输的信息并不是以一个帧为单位，而是以多个帧组成的一个包为信息单位的。比如说我的一个数据包由5个帧组成，第一个为控制字节，后四个字节共同组成一个浮点数。这时你可以设置FIFO接收中断为5个字节时产生中断。设置以后，每接收到5个字节后才会产生一次中断，而不是每接收一次产生一次中断。这样可以大幅减小CPU的开销。而先进先出的意思就是：在中断中，你读FIFO接收寄存器读到的数据是首先接收到的数据，再读一次的话读到的是接收到的第二个数据。而16深度的话就是最多能保存最近的16个接收数据，如果接收数据超过16个的话会产生相应的溢出，可以软件编程对溢出进行处理。
对于发送FIFO也是一样，你可以一次将多个数据放到发送FIFO中，然后DSP按先后顺序依次发送数据。