用Quartus实现2-4线,3-8线,4-16线译码器及控制七段数码管

原创 2018年04月15日 14:57:16

基本步骤

1.创建工程和文件(顶层BDF,还有一个virlog HDL 文件)

牢记工程名与顶层文件名相同,不然会出现can’t find design entitle,从而编译时出现错误。

2.创建元件:

(1)在新工程中创建两个新文件,在File/save as更改文件名和文件地址,在virlog HDL文件中输入代码如下,此代码中包含一个2-4线译码器。

(2).在左侧任务导航(project navigator)中“生成代码文件对应的符号模块(create symbol files for current file”以便在BDF中使用,默认可以调用(enabledocking),没有默认的话记得勾选。

3.使用元件并画BDF图

然后添加输入输出管脚并改名(输出管脚可以命名一组,注意命名格式见上方提示)

输入口网标式界线,注意内容如图:

 

 

按照重要参考图指派管脚

4.编译

编译前不要忘记在assignments/setting/device里设置闲置管脚三态输出。

5.下载,运行。

 

具体三项的补充步骤及代码:

1.      放置两个2-4译码器模块,则总共有2SW,每组2个;2LED,每组4个,每组SW分别控制其对应的LED组。

(1)对应BDF如图:(对应代码见上)

(2)对应管脚分配如图:

2.      设计3-8译码器,注意信号宽度

(1)3-8线译码器的代码如下:

(2)生成的符号工具如下:

(3)BDF图如下:

(3)对应管脚分配如下:

 

 3.      自行查阅手册中的七段译码器管脚对应关系,用四个拨码开关控制一个7段译码器的数字,从0-9-A-F,共16个数字和字母。



(懒惰的我妄图一劳永益… …)

(1)      元件代码如下:

(2)      生成元件如下:

(3)      BDF图如下:

(4)      管脚分配如下:

效果图:

利用MFC 在运行中动态创建新窗口

利用MFC 在运行中动态创建新窗口  作者:郑咏  发布时间:2001/03/23 文章摘要:  本文介绍了Visual C++ 6.0 编程环境下使用MFC 类库编程时,在程序运行中动态创建新窗口的...
  • CandyCat
  • CandyCat
  • 2001-05-17 21:46:00
  • 3445

verilog2-4转3-8译码器

  • 2009年11月10日 22:25
  • 1KB
  • 下载

2-1 Verilog 3-8 译码器

Verilog 学习过程 3-8译码器
  • hyhop150
  • hyhop150
  • 2016-04-22 20:31:44
  • 2591

两片74ls138组成4/16译码器-20151030

用两片74LS138组合成4/16译码器如图真值表对应如下: 输入 输出 D0 D1 D2 D3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10 Y11 Y12 Y1...
  • zhaozhichenghpu
  • zhaozhichenghpu
  • 2015-11-01 11:56:51
  • 7302

4-16译码器 verilog语言

  • 2013年12月01日 17:22
  • 805B
  • 下载

作业2:4-16进制译码器Verilog 语句实现

1.根据工程向导新建一个工程。 2.新建VHDL-Verilog 文件,注意文件名称必须和工程名称相同。编写完成的Verilog文件如下图 3.将工程进行编译,看是否报错,无误后可以进行下一步操作。 ...
  • Sifei_123
  • Sifei_123
  • 2017-11-03 15:45:29
  • 213

用两片74HC138设计一个4-16译码器

问题:用74HC138做3-8译码器 可以送出8位数管的位码,但如果要用16只数码管 该怎样做呢?请懂单片机和用过74HC138或其它译码芯片的指教了·感谢了先!悬赏分:10 - 解决时间:2010-...
  • baidu_33836580
  • baidu_33836580
  • 2016-01-25 11:44:07
  • 2158

Verilog 编程实验(5)-3-8线译码器的设计与实现

3-8线译码器真值表:Implementation part:module Decoder38(data_in,data_out,enable); input [2:0] data_in; ...
  • qq_23851075
  • qq_23851075
  • 2016-10-16 00:50:37
  • 1468

VHDL实现4线-16线译码器

源代码: library ieee; use ieee.std_logic_1164.all; entity decoder4_16 is port(i: in std_logic_vector...
  • guihaiyuan123
  • guihaiyuan123
  • 2017-12-09 10:55:30
  • 226

拼接4-16进制译码器

1.在File菜单下点击New,即弹出用户设计建立向导,在New中选择Design Files-Block Diagram/Schematic File原理图文件输入,然后保存工程 2.双击空白处,从...
  • Sifei_123
  • Sifei_123
  • 2017-10-20 13:18:07
  • 291
收藏助手
不良信息举报
您举报文章:用Quartus实现2-4线,3-8线,4-16线译码器及控制七段数码管
举报原因:
原因补充:

(最多只允许输入30个字)