makefile的使用方法和语法规则

Makefile

最基本的规则

目标文件：依赖文件

TAB键 命令

如：gcc -o test a.c b.c

当目标文件比依赖新，则执行命令

 

001_Makefile的引入及规则

使用keil, mdk, avr等工具开发程序时点点鼠标就可以编译了，

它的内部机制是什么？它怎么组织管理程序？怎么决定编译哪一个文件？

 

gcc -o test a.c b.c

// 简单,

// 但是会对所有文件都处理一次,

// 文件多时如果只修改其中一个文件会导致效率低

 

Makefile的核心---规则 :

 

目标 : 依赖1 依赖2 ...

[TAB]命令

 

当"目标文件"不存在, 或某个依赖文件比目标文件"新",则: 执行"命令"

 

 

002_Makefile的语法

 

test:a.o b.o c.o

gcc -o test $^

%.o:%.c

gcc -c -o $@ $<

 

 

 

a. 通配符: %.o

$@ 表示目标

$< 表示第1个依赖文件

$^ 表示所有依赖文件

 

b. 假想目标: .PHONY

 

c. 即时变量、延时变量, export

简单变量(即时变量) :

A := xxx # A的值即刻确定，在定义时即确定

B = xxx # B的值使用到时才确定

 

:= # 即时变量

= # 延时变量

?= # 延时变量, 如果是第1次定义才起效, 如果在前面该变量已定义则忽略这句

+= # 附加, 它是即时变量还是延时变量取决于前面的定义

 

例子：

A:=$（C） #引用变量用$符号 #号为表示注释

B=$(C)

C=abc

all:

@echo A=$(A) 输出 A=空

@echo B=$(C) 输出 B=abc

 

例子：

A:=$（C）

B=$(C)

C=abc

D=100ask

D?=fml

all:

@echo A=$(A) 输出 A=空

@echo B=$(C) 输出 B=abc 123

@echo D=(D) 输出 D=100ak

C=123

 

例子：

A:=$（C）

B=$(C)

C=abc

D?=fml

all:

@echo A=$(A) 输出 A=空

@echo B=$(C) 输出B=abc 123

@echo D=(D) 输出 D=fml

C=123

 

 

参考文档:

a. 百度搜 "gnu make 于凤昌"

b. 官方文档: http://www.gnu.org/software/make/manual/

 

 

 

003_Makefile函数

a. $(foreach var,list,text)

 

例子：

A=a b c

B=(foreach f,$(A),$(f).o)

all:

@enchoB=$B(B) 输出B=a.o b.o c.o

 

b. $(filter pattern...,text) # 在text中取出符合patten格式的值

$(filter-out pattern...,text) # 在text中取出不符合patten格式的值

例子

A=a b c

B=(foreach f,$(A),$(f).o)

C=a b c d/

D=(filter %/,$(C))

E=(filter-out%/,$(C))

all:

@encho B=$B(B) 输出B=a.o b.o c.o

@encho D=$(D) 输出D=d/

@encho E=$(E) 输出E= a b c

 

c. $(wildcard pattern) # pattern定义了文件名的格式,

# wildcard取出其中存在的文件

d. $(patsubst pattern,replacement,$(var)) # 从列表中取出每一个值

# 如果符合pattern

# 则替换为replacement