Verilog HDL自带一部分系统任务和函数,如下列表所示:
这些系统任务和函数可以细分为以下十类:
-显示任务(Display tasks)
-文件IO任务(File I/O tasks)
-时标任务(Timescale tasks)
-PLA建模任务(PLA modeling tasks)
-随机分析任务(Stochastic analysis tasks)
-仿真时间函数(Simulation time functions)
-转换函数(Conversion functions)
-概率分布函数(Probabilistic distribution functions)
-命令行输入(Command line input)
-数学函数(Math functions)
这些实用任务和函数为开发人员提供了一些广泛、有用的功能。接下来咱们简要介绍这些任务和函数的行为,实际需要时再仔细查阅其用法即可。
点赞加关注博主(ID:FPGA小飞)的博文,咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧!