Quartus® Prime专业版软件v24.1发布，开启FPGA设计的新未来！

点击蓝字关注我们

关注、星标公众号，精彩内容每日送达
来源：网络素材

刚刚发布的Quartus® Prime软件v24.1现已支持Altera的全新中端FPGA Agilex™ 5 FPGA E系列，现在即可下载该软件。随着新版Quartus® Prime软件的发布，我们很高兴地宣布，如今用户能够更容易地获得Altera® Agilex™ 5 FPGA E系列的强大功能，且无需花费一分钱。

开启FPGA设计的未来：

免费许可证：

消除障碍，助力创新。Quartus® Prime专业版软件v24.1针对Agilex™ 5 FPGA E系列设备提供免费许可支持，助力零成本推动创新！

简化设计流程：

您可以体验Quartus® Prime软件和以知识产权(IP)为中心的设计流程的无缝融合。我们的可配置设计示例让设计起步变得轻而易举，您可专注于更有价值的事情，全心投入创新。

全新嵌入式处理功能：

Agilex™ 5 SoC FPGA采用由双核ARM Cortex-A76处理器和双核ARM Cortex-A55处理器构成的全新非对称处理器系统，由英特尔® Simics® 模拟器提供支持。此外，功能丰富的Nios® V软核处理器在面积和性能方面进行了优化，可用于Agilex™ 5 FPGA中的小型嵌入式FPGA应用。我们还与Arm、Wind River、Siemens、Ashling、MathWorks等伙伴合作，提供一系列出色的工具，以增强您的FPGA和嵌入式开发体验。

全面的知识产权 (IP) 产品组合：

我们为Agilex™ 5 FPGA提供经验证和测试的IP产品组合（其中许多均为免费提供），助您加快上市速度。您可利用面向以太网、PCI Express和内存协议（包括LPDDR5支持）的硬核IP解决方案，大幅减少逻辑单元占用率，简化设计时序收敛。我们提供具有PCS功能的以太网10G MAC以及时间敏感网络(TSN)功能，可以确保确定性和同步通信。在这一版本中，Agilex™ 5 FPGA采用了支持MIPI D-PHY和MIPI CSI-2的新IP，以及基于面向Agilex™ 5 FPGA的视频和视觉处理(VVP)套件IP的全套视频解决方案。您可信赖JESD204C IP、ORAN IP、LDPC IP、CPRI和eCPRI等经验证的先进功能，放心开启您的Agilex™ 5 FPGA设计之旅。

出色的功能：

• 借助Quartus® Prime专业版软件v24.1，您可充分利用Altera® FPGA的各项先进功能，释放无限可能。这些功能包括：

  Quartus® 软件 Exploration Dashboard（发现与探索仪表板）（预生产）

• 借助该功能，您可在Quartus® Prime软件的不同实例中轻松协调和查看同时运行的多个项目的编译和时序结果。

  全新编译功能：预编译组件(PCC)生成流程

• 您可在编译过程中利用全新的预编译组件 (PCC) 生成流程，缩短合成编译时间。

  直接从Quartus® Prime的图形用户界面(GUI)启动仿真

• 您可通过“工具➤运行仿真”菜单项，直接从Quartus® Prime的图形用户界面(GUI)无缝启动仿真。无需额外步骤，简化工作流程，为您节省时间。

  合成功能和增强功能

• 您可利用RTL Linter工具将旧RTL文件无缝转换为Verilog/VHDL标准，增强RAM推理以提高资源利用率和性能，并抑制无差错RTL模块中的警告以提高开发过程中的清晰度。

  增强型时序分析器(Timing Analyzer)

• 您可利用全新的脚本编辑选项来提高时序分析和SDC脚本的灵活性，通过特定组合逻辑环路的签核功能确保设计完整性，并通过芯片规划器(Chip Planner)中经优化的异步跨时钟域(CDC)可视化，获得对时序特性更深入的洞察。

  高级链路分析器(Link Analyzer)的功能创新

• 链路构建器(Link Builder)：您可借助全新链路构建器工具，轻松创建和构建高速串行链路。您可自动导入通道/设备并生成原理图，从而简化链路构建的过程。

  支持高DPI显示器：

• 通过自动DPI检测和针对高DPI显示器的图形用户界面缩放，提高显示质量和可读性，为用户带来更好的体验和可用性。

  增强型数据查看器(Data Viewer)：

• 数据查看器经过优化，改进了前向纠错(FEC)码字错误分析，您可轻松解释和分析错误结果，从而制定更有效的纠错策略。

  仿真时间改进：

• 用户界面更加直观，支持自动导入通道/设备和生成原理图。

• 引入全新Qrun和FEC模型，加快仿真时间。

  Agilex™ 7 IP功能：

• R-Tile：多通道DMA IP(AXI)，支持高达PCIe Gen 5 x16；事务层(TL)旁路模式可灵活集成第三方PCIe交换机IP，同时提供PCIe Gen5 x4端点配置的全新设计示例

• F-Tile：利用FastSIM在PIPE模式下缩短仿真时间，并为所有示例设计提供ubuntu驱动程序支持

• 扩展支持多达64个嵌入式端点设备

• 交换机IP添加了调试工具套件(DTK)，扩大了覆盖范围

想要了解FPGA吗？这里有实例分享，ZYNQ设计，关注我们的公众号，探索