systemverilog 宏定义 `define 用法。

已于 2022-09-26 01:05:29 修改
阅读量1.8w 收藏 65
点赞数 9
分类专栏： systemverilog 文章标签： systemverilog define 宏定义
于 2019-06-11 11:50:43 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Holden_Liu/article/details/91420409
版权 

#将宏定义转化成字符串
`define stringfy(x) `"x`"
string s;
s = `stringfy(`macro);#此时宏`macor不可以有输入，否则报错。

更多内容参考： SystemVerilog Macros

有一点特别注意的是：宏定义后面要紧跟“()”,中间不能有空格，否则编译器报错，并且不会明确告诉你错误在哪里！！！ 

示例：sv 的宏 - hippomyl - 博客园

劲仔小鱼
关注
  • 9
    点赞
  • 踩
  • 65
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
#systemverilog# 关键字之 `define macros 学习笔记（1）
那么菜的博客
01-25 772
今天，我们学习一下 SystermVerilog_3.1a 语法参考书【25.2】章节。 关于 `define macros 关键字的使用。 在Verillog 中，我们知道: 我们可以通过 添加一个 \ 符号，来保证宏定义的连续性。 对于Systermverlog 而言，更新如下; 【用法1】`" “重写了”通常的词汇含义，并表示扩展应该包含一个实际的引号。这允许从宏参数构造字符串字面值（具体什么含义，稍后上例子给大家看）。 【用法2】`\`" ' \ ' "表示展开时应包括转义序列\"
#define 宏定义的一些用法总结
11-22
C、C＋＋语言中的“#define” 宏定义的一些用法总结，很好的资料
[SystemVerilog语法拾遗] SystemVerilog中的宏使用详解
sunstat的博客
10-11 453
合理的使用宏可以大大简化我们在使用SystemVerilog编写代码的工作量，如果你不熟悉宏的使用，不仅降低写代码的效率，同时在阅读别人写的代码时也会产生诸多困惑，这里的例子将揭开","这些宏中常用的符号的含义以及如何使用它们的神秘面纱。我们还将探索UVM源代码中的一些宏，并建立编写宏的风格指南。在我们开始之前有一个警告：过度使用宏可能会导致代码可读性降低，所以使用宏一定要尽可能的再简化代码的前提下不要因为对代码的过度封装而影响其可读性。宏是使用define编译器指令创建的代码段。
【SV宏】systemverilog中宏macro的使用__宏替换
m0_55406843的博客
08-03 1177
sv宏使用
【SV】宏定义日常用法
最新发布
Zwwang97的博客
03-10 420
如果有两段类似的代码，为了复用可以采用宏定义或者task/function的方式，精简代码，减少重复。宏通过 `define 关键字声明，后续代码会在编译阶段将所有宏替换为声明的字符。以上就是日常宏定义会用到的一些用法。
system verilog环境中使用宏的学习笔记
moon9999的博客
11-24 8152
前言 宏定义是我们在编码时常用来减少代码量和跨文件定义常量的手段。我的师傅跟我讲如果一段代码你需要重复两次，那么就要考虑封装一下。当然了我在实践中，一般是重复到第三次的时候才会封装代码。 封装代码的方式一般就两种吧，一是封装为task或者function，二是封装为宏。如果条件允许的话，我认为还是尽量选择前者。宏定义虽然能够有效的降低编码量减少重复编码，但是会严重的降低代码可读性和定位效率，而...
（6）售货机SystemVerilog描述
kouq123的博客
11-18 974
2.06 售货机SystemVerilog描述 2.6.1 本节目录 第一，章节目录； 第二，前言； 第三，FPGA简介； 第四，Systemverilog简介； 第五，售货机Systemverilog描述实例; 第六，结束语。 2.6.2 本节引言 给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.6.3
systemverilog 宏定义 `define
热门推荐
hh199203的博客
01-11 1万+
本文首先记录了在systemverilog中，标准文档对于宏定义的描述，以及几个特殊符号的使用；其次，着重介绍了带参数的宏的使用，解决了如何将变量作为一个参数传递给宏，并通过一个例子，演示了这样做带来的好处。
System Verilog 宏
千村雪的博客
06-23 2024
宏是使用`define编译器指令创建的代码片段。它们基本上由三部分组成–名称、文本和可选参数。在编译时，代码中的每个`macroname都会被替换为字符串macrotext，而ARGS是可以在macrotext中使用的变量。遵循编码风格指南，以追求团队一致性知道`"```\的用法宏的作用域为全局命名空间。在一个类内定义的宏，不代表仅对这个类可见在编译日志中留意重复定义宏的警告。
system verilog 宏
qq_40571921的博客
02-11 1524
1、在双引号里面不能直接使用宏； “`xx_define”：这种是会被视为文本，不会把宏的文本替换过来？ `“`xx_define ` ”：要采用这种形式；（参考黄皮书P30）
Verilog Systemverilog define宏定义
qq_42043804的博客
12-16 522
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档。
SV中宏定义的用法
ohuo666的博客
09-28 6364
在sv的代码中，我们经常要使用宏定义来选择性的选用自己想要使用的文件或者变量，这里记录一下自己使用到的宏定义的用法。 1. 条件选择的宏定义语句 `ifdef TEST_1 `include "test_case_1" `elsif TEST_2 `include "test_case_2" `endif `ifndef POST_SIM value_a = 32'hF; `else value_a = 32'h3; `endif 2. 使用宏定义构造常用函数或者常
宏定义#define用法总结
03-05
C语言中宏定义#define用法总结 1.简单的宏定义 2.带参数的宏 3.宏的特殊单行定义
SystemVerilog中类的定义及实例.doc
02-04
SystemVerilog中类的定义及实例，适合初学者学习。
define的用法
03-13
define 用法 细节
linux ctags systemverilog 配置文件 language
08-09
linux环境中ctags的配置文件，ctags默认不支持systemverilog，有大神开发了相关language配置，使的ctags可以通过用户配置支持生成sv的ctags，在linux环境中，~/目录下新建.ctags文件，把此文件内容贴入即可完成 ...
systemverilog assertion handbook
10-23
如书名，关于assertion的书籍
SystemVerilog语言教程[定义].pdf
10-12
SystemVerilog语言教程[定义].pdf
systemVerilog语言宏定义详细用法和例子
06-14
SystemVerilog中的宏定义是一种预处理指令，用于在代码中定义常量和宏。它可以使代码更加简洁、易读和易于维护。下面是一些SystemVerilog宏定义的详细用法和例子： 1. 定义常量 `define MY_CONST 32'hABCD1234 这个宏定义定义了一个名为MY_CONST的常量，并将其设置为32位的十六进制数0xABCD1234。在代码中使用它时，它将被替换为该值。 2. 定义带参数的宏 `define ADD(a, b) (a + b) 这个宏定义定义了一个名为ADD的宏，它有两个参数a和b，并返回它们的和。在代码中使用它时，它将被替换为(a + b)。 3. 定义带默认参数值的宏 `define WIDTH(a=8) a*2 这个宏定义定义了一个名为WIDTH的宏，它有一个参数a，默认值为8，并返回a的两倍。在代码中使用它时，如果没有为a提供值，则默认为8。 4. 使用宏定义简化代码 使用宏定义可以简化代码，例如： `define IF_CLK_EN if(clk_enable) 这个宏定义定义了一个名为IF_CLK_EN的宏，它简化了条件语句if(clk_enable)的使用。在代码中使用它时，它将被替换为if(clk_enable)。 5. 定义带字符串参数的宏 `define MSG(str) $display("Message: %s", str) 这个宏定义定义了一个名为MSG的宏，它有一个字符串参数str，并在控制台上显示一个带有消息文本的字符串。在代码中使用它时，它将被替换为$display("Message: %s", str)。 这些是SystemVerilog宏定义的一些常见用法和例子。它们有助于简化代码、提高代码的可读性和可维护性，并提高代码的重用性。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值