PCB布线思路（初版）

最新推荐文章于 2024-09-27 11:26:03 发布
最新推荐文章于 2024-09-27 11:26:03 发布
阅读量97 收藏
点赞数 2
文章标签： c++
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/KWTXX/article/details/135831857
版权
本文介绍了如何通过类的创建对PCB上的信号线和电源线进行区分，使用D+C快捷键进行操作，关注于网络分类在电子设计中的重要性。
摘要由CSDN通过智能技术生成

一.类的创建

对PCB信号进行区分需要对网络进行分类，区分哪些线是信号线，哪些线是电源线

快捷键为D+C

KWTXX
关注
EMC/EMI模拟仿真与PCB设计相结合实例讲解.pdf
09-05
同时，还要关注布线网络的几何拓扑结构、PCB绝缘层的电介质特性以及每一布线层的电气特性。 电磁辐射分析考虑的是PCB板对外辐射的电磁波，尤其是从电源层、接口处以及大功率布线网络中动态工作时产生的辐射。对于...
电路设计技巧 PCB设计流程
11-17
优化主要是对初版布线进行调整，确保电气规则和设计规则的符合性，如保持最小间距、避免短路等。丝印则是在PCB上添加文字和图形，帮助识别元器件和走线，方便生产和维修。 网络和DRC（Design Rule Check）检查是...
GPS PCB走线问题分析和修改
u011206318的博客
02-23 2606
GPS PCB走线问题分析和修改 1、主板介绍 主板是一个4G GPS定位器的4层通孔板，因为终端的功能较多同时要求体积较小，板子的GPS芯片和主控芯片只能布局于板子的中心位置，给射频走线处理带来了很大的困难。 2、GPS部分的初版走线 走线存在的问题 1、晶振在L4层，而晶振下面的L3层是4G模块走线的电源，会对晶振造成了很大的干扰。 2、GPS射频电路在L4层，而射频电路下面的L3层是单片机...
PCB的铺地以及电源回路问题
hxkrrzq的博客
04-25 5508
硬件入门的时候对铺地很困惑，主要是对割地感到困惑，再加上看了别人那些一塌糊涂的板子就更困惑了！做了一些板子之后，归结为一句话： 割地不是目的，回路才是根本，做好回路才能有更好的信号、更完整的地、更好的EMC 做为一个软件工程师，绝不把时间浪费在和硬件工程师的扯皮上，自己做出来不就行了！不过话说任何技术都是要不断学习和实践的，没有金刚钻怎揽着瓷器活？那就从最基本的概念开始吧，在此做个记录。...
自画电路板，（参考TQ2440）【初版】
hjl502756348的专栏
03-24 541
为了实现一款高解析喷码机系统，在protel DXP中设计了如下的电路板： .SCH（SPI驱动部分，增量式光电编码器的测速反馈部分） 参考TQ2440的排版和布线，现手动布线如下： .PCBDOC 中间夹杂几根没有连接的地线，覆铜后这些线就消失了。
用AD19画stm32f103c8t6最小系统（初学经验），开源工程文件
Rookie Linux的博客
07-01 3007
其实一直有学习画板的想法，总是被各种事情耽误，最近抽了点时间学习了最基础的两层板，做为一个新手，迫切想要和大家交流学习经验。 这个是我最小系统的原理图 这个是3D效果 这个是布线铺铜后的效果 最后做一下总结 PCB绘制的流程如下： ...
基于开源ATmega8 无感BLDC程序移植到ATmega328PB
perseverance51博客
05-19 1038
基于开源ATmega8 无感BLDC程序移植到ATmega328PB
三天研读《中兴电路设计规范》精华总结
热门推荐
不脱发的程序猿
05-16 3万+
本博客将简述中兴通讯股份有限公司在原理图设计中需要注意的一些事项，其中包含了中兴设计开发部积累的大量硬件开发知识和经验，可以作为学习使用。硬件工程师可以学习并掌握检查条目的内容以及对条目的详细说明，学习部门经验。
以太网详解（三）-PHY Transceiver硬件设计注意事项
sternlycore的博客
04-14 1万+
以太网接口硬件设计中，现在CPU集成度越来越高，都会集成MAC，而对于硬件设计来说，只需要外接PHY Transceiver IC即可实现以太网通信，而PHY芯片（以百兆为例）外围电路基本如下所示： RJ45连接器 ESD保护芯片 网络变压器 PHY Transciver MAC Controller 晶体 电源 状态指示灯 RJ45连接器 ...
Verilog学习笔记
da.的博客
10-26 3858
Verilog VHD基本语法+实战操作 一、基本语法 1.1举个例子对verilog语言进行总体性概括 例1：描述一个adder的三位加法器 看该简单的代码编写，咱们可以得到如下结论： verilog HDL 程序是由模块构成的。每个模块的内容都是嵌套于module和endmodule两个语句之间。每个模块实现特定的功能。模块之间可以进行像C语言一样的嵌套方式。这样整合成模块就有一个好处：大型数字电路可以分割成很多小的模型来实现特定的功能，最后通过顶层的模块调用小模块来实现整体的功能。 每个模块都要进
以太网通讯协议小结--更新中
filthyfrank的博客
11-26 1740
以太网PHY小结
通信产品LAYOUT 20个经验案例|通信产品LAYOUT 20个经验案例.zip
12-02
19. **迭代优化**：初版设计后通常需要多次迭代优化。案例可能展示从设计到最终产品过程中遇到的问题及解决方法。 20. **文档记录**：详尽的设计文档有助于后续维护。案例可能涵盖如何创建和维护设计文档。 通过...
信号完整性分析-Eric Bogatin-第2版
02-24
这本书的第二版对初版进行了更新和完善，深入探讨了现代高速数字设计中遇到的关键挑战。 信号完整性（Signal Integrity, SI）是电子工程领域的一个核心概念，它涉及到如何在电路板（PCB）、封装以及互连系统中确保...
C++ 异步编程中：future与promise、packaged_task、async
zxf347085420的博客
09-23 978
std::launch::async | std::launch::deferred参数：是默认行为(可省略)。=》std::async真的是来帮忙的，你不用再想到底该怎么用std::future、std::promise和 std::packaged_task了，在已经有了td::future、std::promise和std::packaged_task的情况下，实现异步或多线程间通信，事实上std::promise::set_xxx函数会改变std::promise的状态为ready，
【C++】拆分详解 - string类
bubble_shadow的博客
09-23 996
string类的文档介绍注：此处及下文部分，蓝色下划线标识文本均为超链接，点击即可跳转字符串是表示字符序列的类标准的字符串类提供了对此类对象的支持，其接口类似于标准字符容器的接口，但添加了专门用于操作单字节字符字符串的设计特性。string类是使用char(即作为它的字符类型，使用它的默认char_traits和分配器类型(关于模板的更多信息，请参阅basic_string)。
pyqt瀑布流布局
weixin_54217201的博客
09-21 477
最近研究瀑布流布局，发现都是收费的，所以只能自己写算法写布局。所以啥都不说直接上代码。
【C++】红黑树的封装——同时实现map和set
最新发布
Mesar的博客
09-27 357
学习map和set，深入了解底层，通过模拟实现，学习高效数据结构与容器的关系，也帮助我们更好了解和使用容器
PCB布线策略与实战技巧
"PCB布线大全" 在电子设计领域，PCB（Printed Circuit Board）布线是至关重要的环节，它直接影响着设备的性能和可靠性。布线不仅是连接各个元器件的桥梁，也是控制电磁干扰（EMI）和确保信号完整性的关键。本文将...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值