Mentor Graphics EDA介绍（十一）--Tessent

最新推荐文章于 2024-09-26 11:55:47 发布

小蘑菇二号

最新推荐文章于 2024-09-26 11:55:47 发布

阅读量894

点赞数 28

文章标签： python 算法开发语言

本文链接：https://blog.csdn.net/MHD0815/article/details/142340742

版权

4. 边界扫描（Boundary Scan）

示例：使用 Tessent 进行基本 ATPG 测试

Tessent 是 Mentor Graphics（现为 Siemens Digital Industries Software 的一部分）提供的一套针对集成电路（IC）设计测试和诊断的解决方案。Tessent 工具集旨在帮助设计者在设计早期阶段就引入可测试性设计（DFT），并通过自动测试模式生成（ATPG）、边界扫描（Boundary Scan）、内存测试、测试数据压缩等多种技术来提高测试覆盖率，从而确保最终产品的质量和可靠性。

Tessent 的主要功能

1. 自动测试模式生成（ATPG）

Tessent 支持自动测试模式生成，用于生成测试模式以发现电路中的故障。

故障模拟：模拟电路中的故障，评估测试模式的有效性。
测试向量生成：自动生成测试向量，确保覆盖所有可能的故障。

2. 设计可测性（DFT）

Tessent 支持设计可测性的插入，确保设计易于测试。

测试访问端口（TAP）：支持 TAP 的插入，用于边界扫描测试。
扫描链插入：支持扫描链的插入，提高测试覆盖率。

3. 测试数据压缩

Tessent 支持测试数据压缩技术，减少测试数据量，降低测试时间和成本。

数据压缩算法：支持高效的测试数据压缩算法。
测试响应压缩：支持测试响应的压缩，减少测试数据的存储需求。

4. 边界扫描（Boundary Scan）

Tessent 支持边界扫描测试，用于验证芯片的连接性和功能性。

边界扫描测试：支持边界扫描测试，验证芯片的引脚连接。
功能测试：支持功能测试，验证芯片的功能性。

5. 内存测试

Tessent 支持内存测试，确保内存单元的功能正确性和数据完整性。

内存生成器：支持内存生成器的插入，用于内存测试。
内存 BIST：支持内存内置自测试（Memory BIST），提高测试效率。

6. 测试向量优化

Tessent 支持测试向量优化，减少测试向量的数量，提高测试效率。

测试向量简化：支持测试向量简化，去除冗余的测试向量。
测试向量合并：支持测试向量合并，减少测试向量的数量。

7. 测试响应分析

Tessent 支持测试响应分析，帮助设计者诊断故障原因。

测试响应比较：支持测试响应的比较，诊断故障原因。
故障定位：支持故障定位，帮助设计者快速找到故障位置。

8. 测试覆盖率分析

Tessent 支持测试覆盖率分析，帮助设计者评估测试的充分性。

语句覆盖率：支持语句覆盖率分析，确保每个语句都被测试过。
分支覆盖率：支持分支覆盖率分析，确保每个分支都被测试过。

Tessent 的特点

1. 高覆盖率

Tessent 使用先进的算法和技术，提供高覆盖率的测试结果，确保设计满足严格的测试要求。

2. 高性能

Tessent 采用了高效的计算方法，能够在短时间内完成大规模电路的测试模式生成和测试数据压缩，提高了测试效率。

3. 多角分析能力

Tessent 支持在不同的工艺、电压、温度（PVT）条件下进行测试模式生成和测试数据压缩，确保设计在各种环境下都能正常工作。

4. 集成与自动化

Tessent 与 Mentor Graphics 的其他工具紧密集成，支持从设计到测试的无缝对接，并支持自动化流程和脚本编写。

Tessent 的应用场景

1. 集成电路设计

在集成电路设计中，Tessent 可以帮助设计者进行自动测试模式生成、设计可测性插入、测试数据压缩、边界扫描测试、内存测试、测试向量优化以及测试响应分析，确保设计的可靠性和良率。

2. 先进工艺节点

在先进工艺节点（如 7nm、5nm 及以下）的设计中，Tessent 可以帮助设计者应对复杂的测试规则和工艺挑战，确保设计的良率和可靠性。

3. 汽车电子

在汽车电子设备设计中，Tessent 可以帮助设计者进行自动测试模式生成、设计可测性插入、测试数据压缩、边界扫描测试、内存测试以及测试响应分析，确保设计在恶劣环境下的性能和可靠性。

4. 医疗设备

在医疗设备设计中，Tessent 可以帮助设计者进行自动测试模式生成、设计可测性插入、测试数据压缩、边界扫描测试、内存测试以及测试响应分析，确保设计的安全性和可靠性。

Tessent 的工作流程

导入设计数据：导入需要测试的电路设计数据，如网表文件、版图文件等。
定义测试规则：定义测试规则，如故障模型、测试覆盖率要求等。
生成测试模式：执行自动测试模式生成、设计可测性插入、测试数据压缩等。
运行测试：执行边界扫描测试、内存测试等。
分析测试结果：分析测试结果，识别设计中的问题并优化设计。
生成报告：生成详细的测试报告，记录测试结果。

示例：使用 Tessent 进行基本 ATPG 测试

假设我们需要对一个简单的逻辑门电路进行自动测试模式生成（ATPG）测试，需要使用 Tessent 进行设计。

1. 导入设计数据

导入需要测试的电路设计数据。

plaintext

深色版本

1read_verilog design.v

2. 定义测试规则

定义测试规则，如故障模型、测试覆盖率要求等。

plaintext

深色版本

1define_fault_model stuck_at
2set_coverage_requirements -statement 100% -branch 100%

3. 生成测试模式

执行自动测试模式生成。

plaintext

深色版本

1generate_test_patterns

4. 运行测试

执行测试。

plaintext

深色版本

1run_tests

5. 分析测试结果

分析测试结果，识别设计中的问题并优化设计。

plaintext

深色版本

1report_test_coverage

6. 生成报告

生成详细的测试报告。

plaintext

深色版本

1write_test_report test_report.pdf

总结

Tessent 是一款用于集成电路测试和诊断的工具，通过提供自动测试模式生成、设计可测性插入、测试数据压缩、边界扫描测试、内存测试、测试向量优化以及测试响应分析等功能，确保设计的可靠性和良率。Tessent 的高覆盖率、高性能、多角分析能力和集成与自动化支持使其成为现代集成电路设计不可或缺的一部分，尤其适用于集成电路设计、先进工艺节点、汽车电子和医疗设备等领域的 IC 测试和诊断。希望上述介绍能够帮助你更好地理解和使用 Tessent 工具。