定点 DSP - TMS320VC5510AGBCA1、TMS320VC5510AGBCA2、TMS320VC5510AZAVA1、TMS320VC5510AZAVA2可提供出色的视频编解码器性能

TMS320VC5510A数字信号处理器 (DSP)

TMS320VC5510AGBC1
TMS320VC5510AGBC2
TMS320VC5510AGBCA1
TMS320VC5510AGBCA2
TMS320VC5510AZAV1
TMS320VC5510AZAVA1
TMS320VC5510AZAVA2
——明佳达

封装

NFBGA-240

概述

TMS320VC5510A定点数字信号处理器基于TMS320C55x DSP CPU处理器内核。这些器件采用C55x™DSP架构，通过增加并联能力和注重降低功耗来实现高性能和低功耗。CPU支持内部总线结构，包括一条程序总线、三条数据读取总线、两条数据写入总线以及专门用于外设和DMA操作的附加总线。这些总线可在一个周期内执行高达三次数据读取和两次数据写入。并联时，DMA控制器每个周期可以执行高达两次数据传输，不受CPU运行的影响。

TMS320VC5510A C55x CPU提供两个乘法累加(MAC)单元，能够在一个周期内实现17位x 17位乘法。附加16位ALU支持中央40位算法和逻辑单元 (ALU)。ALU的使用由指令集控制，能够优化并联活动和功耗。这些资源在C55x CPU的地址单元 (AU) 和数据单元 (DU) 中进行管理。

TMS320C55x DSP内核采用开放架构，允许特定应用的硬件根据特定算法提升性能。借助扩展，TMS320VC5510A可提供出色的视频编解码器性能，其带宽超过一半，用于执行其他功能，例如色彩空间转换、用户界面操作、安全、TCP/IP、语音识别和文本转语音转换。

框图

特性

高性能、低功耗、定点TMS320C55x™；数字信号处理器 (DSP)
指令周期时间：6.25/5ns
时钟速率：160/200MHz
每周期执行一条/两条指令
双乘法器（高达每秒40000万次乘加运算(MMACS)）
两个算术/逻辑单元
一条内部程序总线
三条内部数据/操作数读取总线
两条内部数据/操作数写入总线
指令缓存（24K字节）
160K个16位片上RAM，包括
八块4K × 16位双存取RAM (DARAM)（64K字节）
32块4K × 16位单存取RAM (SARAM)（256K字节）
32位外部存储器接口(EMIF)，带连接
异步静态RAM (SRAM)
异步EPROM
同步DRAM (SDRAM)
同步突发SRAM (SBSRAM)
16K × 16位片上ROM（32K字节）
8 M × 16位最大可寻址外部存储器空间
对六个器件功能域的可编程低功耗控制
片上外设
两个20位定时器
六通道直接内存访问(DMA)控制器
三个多通道缓冲式串联端口 (McBSP)
16位并行增强型主机端口接口 (EHPI)
可编程数字锁相环 (DPLL) 时钟发生器
八个通用I/O (GPIO) 引脚和专门的通用输出引脚 (XF)
基于片上扫描的仿真逻辑
IEEE Std 1149.1 (JTAG) 边界扫描逻辑
240引脚MicroStar BGA™；（球栅阵列）（GGW后缀）
240引脚MicroStar BGA™；（球栅阵列）（ZGW后缀）【无铅】
3.3 V I/O电源电压
内核电源电压：1.6V

应用

压缩
视频处理
机器视觉
医学成像

注：本文部分内容与图片来源于网络，版权归原作者所有。如有侵权，请联系删除！