FPGA中数的表示方法（下）

最新推荐文章于 2023-04-02 22:14:59 发布

ONEFPGA

最新推荐文章于 2023-04-02 22:14:59 发布

阅读量261

点赞数 1

文章标签： fpga开发

本文链接：https://blog.csdn.net/ONEFPGA/article/details/125217108

版权

本文探讨了FPGA中浮点数表示的复杂性和灵活性，相对于定点数，浮点数能提供更大的动态范围。作者提出了一种自定义浮点格式，允许调整指数和尾数位宽以平衡精度和资源消耗。相较于基于IEEE 754标准的浮点运算IP核，自定义浮点算法减少了格式化操作，降低了资源消耗。文章还介绍了定点数转换为自定义浮点格式的过程，并提出了针对长定点数转换的优化考虑。

摘要由CSDN通过智能技术生成

3. 浮点数表示

在FPGA运算中，浮点数无论是表示方法、资源占用还是运算法则都比定点数复杂得多。但另一方面，基于FGPA 的实现的算法性能严重依赖于算法的数值精度表示，很多时候在信号处理中，数值的动态范围过大，采用一般的定点算法往往无法满足这样大的动态范围，而且定点算法经过精打细算之后，算法的小数位和整数位是固定的，表示的范围同样是固定的，无法在作调节，后续一旦有所修改，整个算法实现过程需要重新进行计算仿真设计，这样的后期维护成本太高，简直是牵一发而动全身。对于cpu处理器来说，浮点格式基本上会采用IEEE 754制定的标准单精度或双精度格式。而对于FPGA来说，由于其强大的灵活性，虽然也是按照IEEE 754标准实现浮点数表示，但是却可以对尾数和指数的位宽作修改。

IEEE 754定制的浮点格式在存储方面有着很完美的形式，可以最大限度表示数的动态范围的同时，减少存储资源，但是实际参与运算时并没那么直接，需要经过相应的换算。因此可利用FPGA的灵活性，自定义浮点数格式。

3.1 自定义浮点格式表示

不像根据IEEE 754[45] 标准所设计的32-bit和64-bit标准浮点格式，本论文的自定义浮点由位宽可配置的指数（Exponent）和尾数（Mantissa）两部分组成。指数和尾数部分都是有符号定点数。作为一个例子，我们采用标准双精度浮点格式和自定义浮点格式之间进行对比。标准双精度浮点数可以表示如下等式：