FPGA学习之verilog语言入门指导

最新推荐文章于 2023-02-15 00:02:22 发布
最新推荐文章于 2023-02-15 00:02:22 发布
阅读量1.8k 收藏 10
点赞数 1
分类专栏： D1：verilog设计
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/QQ_778132974/article/details/116902090
版权

本人985硕士，在此分享下学习过程，verilog通关！本人博客页也分享了很多课程设计和毕业设计，欢迎收藏观看订阅！谢谢支持！

在学习之前，要思考下为什么学习FPGA，老师要求？项目要求？课题组要求？还是自己感兴趣？自己感兴趣且有其他的要求的最好，都可以兼顾，未来可以从事FPGA行业，FPGA行业总体来说职业生涯比较长。下定决心就开始学习吧，下面是整个通关之路。让你对FPGA有一定了解，入门FPGA。

下面介绍FPGA的通过之路！

完成下面步骤学习保证入门FPGA！
可以拿更多的offer！

通关之路：
1、选一个入门开发板，比如ALtera的DE系列均可或Xilinx系列的开发板都可以，价格2000以内，也有几百的，买的开发板好处时会送你些入门资料，如果学校有现成的也可以，自己找资料。
2、对这个开发板上的各个资源使用一遍，学习EDA开发工具，Altera的是QuartusII，Xilinx的是vivado或ISE，学习EDA开发工具的使用流程，比如重多开发板都有的点亮LED灯，按照资料上的流程走一遍，最后上板观察效果，然后回过头来熟悉每一步，创建工程、添加文件、编译、综合、仿真、烧录等流程。
3、当熟悉了EDA的使用和开发流程，下面开始学习verilog语言，找一本verilog入门的书，这个都大同小异，图书馆找verilog，在目录里看下，包括verilog的语法和简单的实例的都可以的。学习语言的语法，把这部分吃透。
4、在学习完后ÿ

了解本专栏 订阅专栏 解锁全文 超级会员免费看
芯作者
关注
  • 1
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 2
    评论
专栏目录
订阅专栏
Verilog HDL入门教程（华为）.pdf
07-20
Verilog HDL 华为代码风格
Verilog基础入门
qq_43433724的博客
10-25 2万+
Verilog基础入门
Verilog入门教程与实例分享
热门推荐
ProNeverFake的博客
08-10 4万+
Verilog入门教程与实例分享前言一、Verilog入门教程1.基础语法2.数值表示3.数据类型4.表达式5.编译指令6.连续赋值7.时延8.过程结构9.过程赋值10.时序控制11.语句块12.条件、多路分支、循环语句13.过程连续赋值14.数值转换二、Verilog实例分享1.计算数据位数2.多次判断3.循环计数4.捕捉上升&下降沿总结 前言 本文记录了Verilog语言的入门基础知识，并通过一些代码实例帮助大家上手，主要基于Xilinx Vivado完成，以下个人学习经验仅供参考。 一、
Verilog语言入门学习（1）
liuyueqi1314的博客
01-28 2万+
一、数字逻辑回顾： 数字电路中：组合逻辑、时序逻辑 组合逻辑： 时序逻辑：电路逻辑输出值跟当前的输入值和电路的当前状态有关；如何保存当前状态：需要有储存功能的cell，比如：Flip-Flop，Latch 逻辑值：在数字电路中，1个bit有四种状态（四值逻辑） 数值的二进制表示： N比特的无符号二进制取值范围：[0,2N-1] 有符号数的二进制表示：（原码，反码，补码） 数字电路系统一般使用补码表示数值，在数学上加减比较方便 数值的十六进制表示：二进制按照4BIT表示为十六进...
Verilog 教程
weixin_42905573的博客
10-18 3991
第一章：Verilog 简介1.1 Verilog 教程 1.2 Verilog 简介 1.3 Verilog 环境搭建 1.4 Verilog 设计方法第二章：...
Verilog入门精简教程
Breakthrough
05-19 9820
Verilog入门 1 关键字 1.1 module module() … endmodule 代表一个模块，我们的代码写在这个两个关键字中间 1.2 input output input关键词，模块的输入信号，比如input Clk，Clk是外面关键输入的时钟信号； output关键词，模块的输出信号，比如output[3:0]Led; 这个地方正好是一组输出信号。其中[3:0]表示0～3共4路信号。 inout模块输入输出双向信号。数据总线的通信中，这种信号被广泛应用； wire关键词，线信号。例如：w
Verilog语言入门教程
06-13
verilog语言入门教程 Verilog 具有很强的电路描述与建模能力，能从多个层次对数字系统进行描述和建模。因此，在简化硬件设计任务、提高设计效率与可靠性、语言易读性、层次化和结构化设计等方面展现了强大的生命力与...
FPGA入门：Verilog/VHDL语法学习的经验之谈
08-07
FPGA/CPLD器件的设计输入有很多种方式，如绘制原理图、编写代码或是调用IP核。早期的工程师对原理图的设计方式情有独钟，这种输入方式应付简单的逻辑电路还凑合，应该算得上简单实用，但随着逻辑规模的不断攀升，...
fpga-用Verilog语言m8-1e
03-18
verilog_m8_1e 大学实验
fpga实现基于verilog语言的4fsk调制解调
03-03
设计一个基于开发板的通信系统，要求在给定的开发板DE10-Lite上，完成以下任务： 1） 完成数模转换、四进制调制解调（fsk）； 2） 载波是正弦波，频率硬件可调。
verilog语言PDF教程
05-28
目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要素 14 3.1 标识符 14 3.2 注释 14 3.3 格式 14 3.4 系统任务和函数 15 3.5 编译指令 15 3.5.1 `define和`undef 15 3.5.2 `ifdef、`else 和`endif 16 3.5.3 `default_nettype 16 3.5.4 `include 16 3.5.5 `resetall 16 3.5.6 `timescale 16 3.5.7 `unconnected_drive和 `nounconnected_drive 18 3.5.8 `celldefine 和 `endcelldefine 18 3.6 值集合 18 3.6.1 整型数 18 3.6.2 实数 19 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章 表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 4.1.4 寄存器 29 4.1.5 位选择 29 4.1.6 部分选择 29 4.1.7 存储器单元 30 4.1.8 函数调用 30 4.2 操作符 30 4.2.1 算术操作符 31 4.2.2 关系操作符 33 4.2.3 相等关系操作符 33 4.2.4 逻辑操作符 34 4.2.5 按位操作符 35 4.2.6 归约操作符 36 4.2.7 移位操作符 36 4.2.8 条件操作符 37 4.2.9 连接和复制操作 37 4.3 表达式种类 38 第5章 门电平模型化 39 5.1 内置基本门 39 5.2 多输入门 39 5.3 多输出门 41 5.4 三态门 41 5.5 上拉、下拉电阻 42 5.6 MOS开关 42 5.7 双向开关 44 5.8 门时延 44 5.9 实例数组 45 5.10 隐式线网 45 5.11 简单示例 46 5.12 2-4解码器举例 46 5.13 主从触发器举例 47 5.14 奇偶电路 47 第6章 用户定义的原语 49 6.1 UDP的定义 49 6.2 组合电路UDP 49 6.3 时序电路UDP 50 6.3.1 初始化状态寄存器 50 6.3.2 电平触发的时序电路UDP 50 6.3.3 边沿触发的时序电路UDP 51 6.3.4 边沿触发和电平触发的混合行为 51 6.4 另一实例 52 6.5 表项汇总 52 第7章 数据流模型化 54 7.1 连续赋值语句 54 7.2 举例 55 7.3 线网说明赋值 55 7.4 时延 55 7.5 线网时延 57 7.6 举例 57 7.6.1 主从触发器 57 7.6.2 数值比较器 58 第8章 行为建模 59 8.1 过程结构 59 8.1.1 initial 语句 59 8.1.2 always语句 61 8.1.3 两类语句在模块中的使用 62 8.2 时序控制 63 8.2.1 时延控制 63 8.2.2 事件控制 64 8.3 语句块 65 8.3.1 顺序语句块 66 8.3.2 并行语句块 67 8.4 过程性赋值 68 8.4.1 语句内部时延 69 8.4.2 阻塞性过程赋值 70 8.4.3 非阻塞性过程赋值 71 8.4.4 连续赋值与过程赋值的比较 72 8.5 if 语句 73 8.6 case语句 74 8.7 循环语句 76 8.7.1 forever 循环语句 76 8.7.2 repeat 循环语句 76 8.7.3 while 循环语句 77 8.7.4 for 循环语句 77 8.8 过程性连续赋值 78 8.8.1 赋值—重新赋值 78 8.8.2 force与release 79 8.9 握手协议实例 80 第9章 结构建模 83 9.1 模块 83 9.2 端口 83 9.3 模块实例语句 83 9.3.1 悬空端口 84 9.3.2 不同的端口长度 85 9.3.3 模块参数值 85 9.4 外部端口 87 9.5 举例 89 第10章 其他论题 91 10.1 任务 91 10.1.1 任务定义 91 10.1.2 任务调用 92 10.2 函数 93 10.2.1 函数说明部分 93 10.2.2 函数调用 94 10.3 系统任务和系统函数 95 10.3.1 显示任务 95 10.3.2 文件输入/输出任务 97 10.3.3 时间标度任务 99 10.3.4 模拟控制任务 99 10.3.5 定时校验任务 100 10.3.6 模拟时间函数 101 10.3.7 变换函数 102 10.3.8 概率分布函数 102 10.4 禁止语句 103 10.5 命名事件 104 10.6 结构描述方式和行为描述方式的 混合使用 106 10.7 层次路径名 107 10.8 共享任务和函数 108 10.9 值变转储文件 110 10.9.1 举例 111 10.9.2 VCD文件格式 112 10.10 指定程序块 113 10.11 强度 114 10.11.1 驱动强度 114 10.11.2 电荷强度 115 10.12 竞争状态 116 第11章 验证 118 11.1 编写测试验证程序 118 11.2 波形产生 118 11.2.1 值序列 118 11.2.2 重复模式 119 11.3 测试验证程序实例 123 11.3.1 解码器 123 11.3.2 触发器 124 11.4 从文本文件中读取向量 126 11.5 向文本文件中写入向量 127 11.6 其他实例 128 11.6.1 时钟分频器 128 11.6.2 阶乘设计 130 11.6.3 时序检测器 132 第12章 建模实例 136 12.1 简单元件建模 136 12.2 建模的不同方式 138 12.3 时延建模 139 12.4 条件操作建模 141 12.5 同步时序逻辑建模 142 12.6 通用移位寄存器 145 12.7 状态机建模 145 12.8 交互状态机 147 12.9 Moore有限状态机建模 150 12.10 Mealy型有限状态机建模 151 12.11 简化的21点程序 153 附录 语法参考 157 参考文献 172
Verilog经典教程
11-09
夏闻宇经典Verilog教程，适合初学者入门，快速了解Verilog的语法。
VHDL入门教程+精品案例.zip
06-28
本文档详尽介绍硬件描述语言VHBL的各种语法现象及其在专用集成电路（ASIC）设计描述中的使用方法。读者可以微机上运行这些模拟题目，借以更深入地掌握VHDL语言及使用方法。本文档突出特点实用性强，理论联系实际，是ASIC设计者难得的一本VHDL语言设计工具。
VHDL语言入门教程
10-10
这本入门教程书对于刚开始学VHDL的新手来说，讲解比较详细，非常适合入门！
Verilog硬件描述语言入门学习教程
10-16
非常好的Verilog硬件描述语言简明学习教程，适合新手入门学习，快速上手FPGA开发。
FPGA学习需要的基础能力
reg_ctrl的博客
10-19 1688
硬件和计算机基础，开发环境配置和开发流程，Verilog基础语法（设计和验证，至少到状态机），资料获取（科学上网，官方文档读取）：接口通信小项目，常用IP核，上板验证波形图读取，硬件映射思维，高效工具使用。
verilog入门
bimbamboun的博客
11-10 9926
做一个4选1的mux，并且进行波形仿真和2选1的mux对比，观察资源消耗的变化 // module 41, 选择器（mux）的代码， module mux41( IN0 , // input 1 IN1 , // input 2 IN2 , // input 3 IN3 , // input 4 SEL ...
零基础怎么快速学习verilog语言
weixin_42576410的博客
02-15 267
学习Verilog语言的步骤如下： 了解Verilog语言的基本概念：Verilog是一种用于描述数字电路的硬件描述语言。它提供了一种方便的方法来描述数字电路的行为和结构。 学习Verilog语言的语法：Verilog语言的语法相对简单，你可以通过阅读官方手册或者其他参考书来了解语法。 实践：最好的方法是通过实际操作来学习Verilog语言。你可以使用计算机辅助设计(CAD)工具，如Icar...
FPGA学习Verilog语言语法的参考书籍
最新发布
07-28
根据引用\[1\]和引用\[3\]的内容，学习Verilog语言的语法结构相对简单，因此并不需要太多的参考书籍。然而，如果你需要更详细的了解Verilog语法，可以参考一些Verilog语法相关的书籍。这些书籍会更详细地介绍Verilog...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

芯作者

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值