基于FPGA的DDS任意波形输出

已于 2022-07-28 19:35:11 修改
阅读量1.4k 收藏 7
点赞数 1
分类专栏： D1：verilog设计 文章标签： fpga开发
于 2022-07-28 19:32:17 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/QQ_778132974/article/details/126042144
版权
本文介绍了基于FPGA的DDS(Direct Digital Frequency Synthesizer)技术，通过Verilog实现相位累加器和正弦查找表，详细阐述了DDS的工作原理、频率控制、相位控制以及波形存储。通过低通滤波器输出模拟波形，讨论了DDS的优点和缺点，并提供了工程截图和仿真文件链接。
摘要由CSDN通过智能技术生成

使用verilog实现

DDS的原理
DDS(Direct Digital Frequency Synthesizer)直接数字频率合成器,也可叫DDFS。
•DDS是从相位的概念直接合成所需波形的一种频率合成技术。
•不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位。
DDS原理框图
在这里插入图片描述

主要构成：
内部：相位累加器，正弦查找表
外围：DAC，LPF(低通滤波器)
工作过程
1、将存于ROM中的数字波形，经DAC，形成模拟量波形。
2、改变寻址的步长来改变输出信号的频率。 步长即为对数字波形查表的相位增量。由累加器对相位增量进行累加,累加器的值作为查表地址。
3、DAC输出的阶梯形波形,经低通滤波，成为模拟波形。
频率控制
在这里插入图片描述

在程序中，采样时钟是50M，N相位累加器的位宽是32，M频率控制字的位宽是16位；
可以控制的最大的频率就是65535*50000000/42949

了解本专栏 订阅专栏 解锁全文 超级会员免费看
芯作者
关注
专栏目录
订阅专栏
基于FPGA的DDS任意波形输出——嵌入式
WangWEel的博客
09-18 228
其中，直接数字合成（Direct Digital Synthesis，DDS）技术是一种常见且高效的方法，它可以通过数字方式生成各种类型和频率的波形信号。本文介绍了基于FPGA的DDS任意波形输出系统在嵌入式系统中的设计和应用。相较于传统的模拟电路方式，基于FPGA的DDS具有更高的灵活性、可编程性和性能优势，并且可以根据不同需求进行定制化开发。（2）波形数据生成：根据接收到的参数，使用DDS算法生成目标波形数据。（1）FPGA选择：选择适合该应用的FPGA芯片，考虑其性能、资源和开发工具的可用性等因素。
基于FPGA的DDS任意波形发生器设计
我的乌托
01-10 1426
相位累加器在每个时钟脉冲输入时，把频率控制字累加一次，相位累加器的输出数据就是信号的相位，用输出的数据作为波形存储器(ROM)的相位取样地址，这样就可以把存取在波形存储器内的波形抽样值经查找表查处，完成相位到幅值的转换。为了获得较高的频率分辨率，则只有增加相位累加器的字长N，故一般N都取值较大。相位和幅值的一一对应关系就好比存储器中地址和存储内容的关系，如果把一个周期内每个相位对应的幅度值存入存储器当中，那么对于任意频率的正弦信号，在任意时刻，只要已知相位Φ(t)，也就知道地址，就可通过查表得到s(t)。
基于FPGA的任意波形DDS发生器
QQ1391074994的博客
07-18 4210
基于FPGA的任意波形DDS发生器 说明： 1.采用XINLNUX平台，使用rom加载coe文件，产生波形， 2.频率调节使用的是加载读取ROM速度的不同产生频率变换。 3.对于调节频率的加减，写入按键值进去控制读取ROM地址加载的速度就可以。或者改变输入的全局时钟的频率，对应的输出频率也会改变的。 4.对于输出的8为数据。后面加上DAC就可以下载程序上板子测试啦。 一、测试如图： 频率计算：一个周期：5470ns-4730ns=740ns=1.351Mhz(这个是最低的) 后面的第三个频率可以达到5.5
基于FPGA的任意波形发生器,基于fpga的任意波形发生器系统设计报告,Verilog
09-10
总结来说，基于FPGA的任意波形发生器通过采用DDS技术，利用FPGA的灵活性和高速处理能力，可以实现高性能的波形生成。Verilog作为设计语言，提供了描述这种复杂系统行为的有效手段，使得设计者能够构建出满足特定需求...
基于FPGA的DDS任意波形输出.zip
最新发布
06-09
本项目“基于FPGA的DDS任意波形输出”聚焦于利用FPGA实现数字直接合成（Digital Signal Processing, 简称DDS）技术来产生各种复杂的波形信号。 DDS是一种高效、灵活的信号发生器设计方法，通过高速数字逻辑在频率、...
基于FPGA的DDS任意波形输出.rar
12-23
总结起来，基于FPGA的DDS任意波形输出技术是一项结合了数字信号处理理论与FPGA硬件实现的高级技能，它涉及到了硬件描述语言编程、数字信号处理算法、FPGA资源管理等多个方面的知识，对于设计高效、灵活的信号发生器...
DDS输出为数字信号或者为非正弦波形
ligedai的博客
01-11 452
这种情况右键该信号，选择Waveform Style，将Digital(数字)改为Analog(模拟)这时要将radix的Default改为Signed Decimal。最近在熟悉dds的使用，结果发现仿真的输出有问题，是数字信号。但接下来又会发现波形不是想要的正弦波或者其他波形，如下图。然后就可以正常显示波形了。
验证DDS输出
weixin_39813867的博客
11-09 996
1、配置DDS的IP 设置输出位宽和相位位宽，时钟设置为100MHz。 设置为stream 默认 2、添加仿真tb `timescale 1ns / 100ps module AA_tb( ); reg clk; reg rst_n; initial begin #0 clk = 1'b0; #2 rst_n = 1...
DDS波形发生器
Crown_Of_Thorn的博客
01-14 802
通过DDS把18B20的温度形成对应KHz的正弦波/方波/三角波 基本没有难度(通过正点原子的代码实现)--------容易想多，其实不难 关键：代码移植 1、把HARDWARE中AD9833的四个文件一直到18B20(正点原子实验代码)中 2、在18B20中添加头文件“AD9833.h” 3、然后就用两行代码就可以控制 AD9833_Init();//初始化 AD9833_SetFrequencyQuick(1000,AD9833_OUT_SINUS);//1000为频率，第二个为输出的波形（正弦波）
​基于Verilog的DDS波形发生器的分析与实现（三角波、正弦波）
jk_101的博客
12-03 6040
例如现在ROM中存储波形一个周期数据每个数据位宽8位，则数据范围为0-2^8（256），但是要产生一个周期波形需要512个，因为0-256一般是上升期，256-0处于下降期，那么现在ROM深度为512，则地址位宽应为9位，2的9次方=512，则32位累加器只需高9位即可[31：23]寻址，其余位用来控制地址改变的频率。（解释：定义一个N位寄存器，一般为32位，如果来一个时钟计一次，那就要计2^32次才满，这样太慢，因此引入频率控制字设为A，以前以1为单位，现在以A为单位计数累加，可以控制计数更新的速度）
Vivado DDS IP使用的时候波形不是正弦波
LovingDuo的博客
11-17 9330
使用vivado提供的DDS  IP核时，我使用的是SIN COS LUT only模式。正确的提供相位的输入。默认的情况下显示的不是波形 我们需要右击我们想观察的信号，然后选择Waveform Style==>analog。就可以观察波形了。如果不修改Radix，得到的波形是这样的    要想观察到正余弦信号，需要将Radix 修改为 signed Decimal
基于FPGA的DDS开发和实现,可修改输出正弦的频率和相位,包含testbench
fpga/matlab/simulink算法仿真工程
04-20 2491
DDS(Direct Digital frequency Synthesis)即直接数字频率合成器，是一种新型的频率合成技术，具有较高的频率分辨率，快速的频率切换，稳定性好，可灵活产生多种信号的优点。因此，在现代电子系统及设备的频率源设计中，尤其在通信领域，直接数字频率合成器的应用越来越广泛。这种合成技术是一种利用数字技术来控制信号的相位增量的技术，它采用插值取样的方式，将要合成的正弦波波形用若干个采样点的取值来代替，然后依次等时间间隔输出这些取值，每个采样点的值由预先存储的数字值经D/A转换后得到。
FPGA仿真输出波形问题（1.波形不能输出 2.波形颠倒）
cwc_zty的博客
03-08 1022
1.由于mif文件导致的ModelSim仿真不能输出波形问题 2.输出波形颠倒问题。
DDS-波形发生器的原理及验证
Andriaro的博客
04-05 859
Step5：基准频率生成。若要生成基准频率，则其应小于1Hz，计算得出，应为一个8+24位的32位计数器cnt，其对应的正弦波 f = 10^9/256*20*256*256*256=0.01164Hz < 1Hz，可将其作为基准频率。Step3中，地址变化周期为8，计数8次，则将原8位的地址数据与本次计数器count拼接起来，形成11位的计数器cnt，其中cnt的高8位是地址数据，低3位是count计数。实验目的：利用第三方软件，生成一个正弦波形数据，将其保存在IP-ROM中，通过地址将数据读取出来。
DDS产生双频正弦波及叠加
sherry_who的博客
09-04 4096
DDS产生双频正弦波[1] DDS简介时钟设置DDS设置测试代码程序仿真仿真结果查看参考网页 DDS简介 直接数字式频率合成器（Direct Digital Synthesizer） 在参考频率时钟的驱动下，DDS模块开始工作；当每来一个参考时钟时，累加器就把频率控制字FW与寄存器输出的值进行累加，将相加后的结果再输入到寄存器中，而累加寄存器就将在上一个参考时钟作用时产生的数据通过反馈的方式输送到累加器中。这样，在时钟的作用下，就可以不停的对频率控制字进行累加。此时，用相位累加器输出的数据作为地址在波
FPGA控制DDS_AD9850输出正弦波（“并行spi”）
隔壁old余的博客
07-09 6596
本次介绍ADI公司的数字频率合成（DDS）芯片——AD9850以及如何使用FPGA控制其输出正弦波。 本文分三个部分讲解：一是AD9850芯片介绍，包括基本引脚功能、驱动时序以及相关注意事项；二是基于FPGA的AD9850的驱动的建模；三是仿真和调试结果。 PART1：AD9850认知 1、模式选择：并行和串行两种。 2、通信协议：实际上属于SPI协议的变种。串行时很好理解，并行时可...
【FPGA频率计】基于FPGA的高精度数字频率计的详细设计
FPGA/MATLAB学习教程/源码/项目合作开发
04-28 2489
1.软件版本 quartusii12.1 2.本算法理论知识 这里花了个草图，大概构架如下： 3.详细实现步骤 第一个模块，设置一个sin信号产生模块，（用于模拟输入信号，检测其频率） 打开IP核设置界面 然后出现一个NCO的界面，通过设置，参数如下所示： 注意,NCO这里有个参数设置的输入。记住几组数据，最后可以切换频率进行测试： 程序中设置这三个输入参数调整实际的正弦频率。 这里，我们直接在硬件上测试。使用JTAG接口通过USB接口在PC端，使用Q...
基于fpga的dds任意波形输出
05-13
基于FPGA的DDS（直接数字...总的来说，基于FPGA的DDS任意波形输出技术，具有精度高、频率分辨率高、信号质量好、可编程性强、抗干扰能力强、输出波形丰富等优点，已经在信号发生器、测量仪器、通信系统等领域广泛应用。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

芯作者

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值