【ZYNQ-7000开发之十二】中断：PS接收来自PL的中断

最新推荐文章于 2025-10-30 09:54:11 发布
原创 最新推荐文章于 2025-10-30 09:54:11 发布 · 1.8w 阅读 · 36 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#ZYNQ #ZedBoard

本篇博客详细介绍了如何在ZYNQ-7000平台上，从硬件工程角度设置中断，包括使能ZYNQ IP的IRQ_P2P，配置GPIO IP中断，连接到IRQ_F2P，直至生成BitStream。接着在软件工程中创建Hello World项目，实现按键触发中断点亮LED的功能。

本篇文章主要介绍外设（PL）产生的中断请求，在PS端进行处理。
在PL端通过按键产生中断，PS接受到之后点亮相应的LED.

本文所使用的开发板是Miz702(兼容zedboard)
PC 开发环境版本：Vivado 2015.2 Xilinx SDK 2015.2

搭建硬件工程

建好工程后，添加ZYNQ IP

双击 ZYNQ,打开Re-customize IP对话框，使能IRQ_P2P

这里写图片描述

使能UART1

这里写图片描述

点击Run Connection Automation,按照如图所示配置，点击OK

这里写图片描述

添加一个GPIO IP,按照如图所示配置，使能中断。点击Run Connection Automation

这里写图片描述

再添加一个GPIO IP，按照如图所示配置,点击OK

这里写图片描述

把axi_gpio_0的ip2intc_irpt和ZYNQ PS的 IRQ_F2P[0:0]连在一起

搭建好的硬件系统连接，如图所示

这里写图片描述

生成顶层文件，点击Generate BitStream

最低0.47元/天 解锁文章
ZYNQ PL触发PS中断函数
wangjie36的博客
04-24 9306
部分 PL 到 PS 部分的中断，经过中断控制分配器（ICD），同时进入CPU1和CPU0。查询下面表格，可以看到PL到PS部分一共有20个中断可以使用。4 个快速中断(PPI)，即IRQF2P[19:16]； 16个共享中断(SPI),即 IRQF2P[7:0],IRQF2P[15:8]，16个中断可以任意定义。 中断一共三种类型：软件中断，私有中断和共享外设中断。 前面的定义中找到 INT_TYPE_MASK 的值#define INT_TYPE_MASK 0x03。
ZYNQ7000 PL与PS交互（一）： PL到PS中断的使用与实现，以及中断多次触发的原因
qq_24287711的博客
04-02 9772
SGI（Software Generated Interrupt），软件生成的中断，共 16个端口，中断号0~15；软件生成的中断路由到一个或者两个CPU。通过编写ICDSGIR寄存器来生成SGI。PPI（Private Peripheral Interrupt,），CPU 私有外设中断，有 5 个，中断号16~31；每个CPU都有一组私有的外设中断，包括全局定时器、私有看门狗定时器、私有定时器以及从PL端输入的FIQ/IRQ。
ZYNQ PL-PS中断
北京菜刀
11-09 4732
硬件：Xilinx Zynq-7000 SoC ZC706 版本:vivado2015.4 目的：PL触发中断，PS做中断处理 PL部分 添加两个中断源，一个普通中断，一个FIQ中断，对应中断号为61和28 连接图 约束 set_property PACKAGE_PIN AK25 [get_ports {SW1[0]}] set_property IOSTANDARD L...
ZYNQ开发之PL-PS中断
Leo_9824的博客
06-22 6881
1、说明 \qquad本文叙述了ZYNQ芯片中断相关内容，并且例举了PL-PS中断实例。参考文献ug585. 2、系统中断架构 \qquad每个CPU都有一组私有外围中断(PPIs)，通过使用banked register进行私有访问。PPIs包括全局定时器、私有看门狗定时器、私有定时器和来自PL的FIQ/IRQ。 \qquad软件产生的中断(SGIs)被路由到一个或两个cpu。SGIs是通过写入通用中断控制器(GIC)中的寄存器来生成的。 \qquad共享外围中断(SPI)由PS和PL中的各种I/O和内存
zynq设计PL多中断触发ps代码模板
最新发布
qq_59545874的博客
10-30 376
/ 4. 设置新的触发类型（TriggerType：00=高电平，01=上升沿，10=下降沿）// 配置DA5676（通道0）为上升沿触发（TriggerType=01=0x01）// 配置AD4696（通道1）为高电平触发（TriggerType=00=0x00）// 1. 计算该通道在ITR寄存器中的位偏移（每个通道占2位）// 3. 清除该通道原有的触发类型配置（先清零2位）// 通道对应的位偏移。// 中断类型寄存器（ITR）的偏移地址。// 配置AXI INTC通道的触发类型。
PL_to_PS中断传输数据
www_haha__的博客
04-19 1479
实验功能：将PL端的数据存入BRAM，然后在PS端读出数据，用串口打印。通过中断来触发
zynq IRQ_P2F ----ps中断pl
dragon_cdut的博客
05-22 3202
在zynq 学习中，中断分PPI,SGI，SPI。其中spi产生的中断可以给cpu,也可以给PL. 在xilinx官方资料里绝大部分是PL中断ps的examples,常见的就是GPIO中断-按键中断 但是在实际应用中也会遇到ps去中断pl,该种情景下的硬件工程很好搭建，可是PS侧的代码 该如何书写，个人认为应该有一个参考模式，和GPIO中断的代码一样，有个大致框架。 ps中断pl代码框架如
Zynq中 PS接收PL中断
热门推荐
我的梦
06-13 1万+
参考： https://blog.csdn.net/RZJMPB/article/details/50736918 https://www.cnblogs.com/milinker/p/5906004.html http://www.osrc.cn/forum.php?mod=viewthread&tid=1255 http://www.osrc.cn/for...
ZYNQ_使用PL-PS的中断
嘿嘿の博客
03-04 4360
简介 本文主要讲解一些关于PL-PS的中断信号需要注意的事项，在vivado中许多的IP核都带有中断输出信号比如： 1）AXI_UartLIte 这是一个小数据量的串口IP核，图中interrupt接口就是输出中断信号的接口。 2）AXI_IIC这是一个IICIP核，图中iic2intc_irpt就是中断输出信号的接口。 注意事项 1）有如此多的中断信号但是在ZYNQ的板子上确只有一个中断接受的接口（图中红框），如何连接？ 这就需要使用另外一个IP核（concat），该IP核可以将并行信号转换为串行信
zynq linux驱动之PL-PS中断
h244259402的专栏
11-12 1万+
PC：Windows 10 虚拟机：ubuntu 16.04 vivado：2017.04 PetaLinux：2017.04 开发板：黑金AX7010 根文件系统：debian8 -------------------------------------------------- --------------------传说中的分割线-------------------------...
Zynq Ultrascale PS - PL中断
maybe_only的博客
10-24 7014
1. 工程建立如图：
ZYNQ PS响应PL中断例程
10-10
ZYNQ PS和PL如何同步？演示ZYNQ的ARM端响应FPGA端的中断请求。 工程对应的演示视频：https://www.ixigua.com/6878487931313455619/
【Zynq-7000开发实战教程】：UG585手册中的高级应用案例
本文系统地介绍了Zynq-7000平台的架构、开发环境搭建、硬件设计集成、软件开发优化、系统级验证测试以及未来发展趋势。首先概述了Zynq-7000的基本组成和开发工具，然后详细探讨了硬件设计中的关键元
【Zynq-7000 SoC驱动开发】：深入理解Linux内核与硬件的互动之道
![Zynq-7000 SoC](https://xilinx.file.force.com/servlet/servlet.ImageServer?id=0152E000003pLif&oid=00D2E000000nHq7) ...在现代嵌入式系统领域，Zynq-7000 SoC由于其独特的可编程逻辑（PL）与处理系统（PS
Zynq-7000调试与测试秘籍：UG585手册的最佳实践策略
![Zynq-7000调试与测试秘籍：UG585手册的最佳实践策略](https://ebics.net/wp-content/uploads/2022/06/XILINX-ZYNQ-7000-fpga.jpg) ...Zynq-7000是一系列系统级芯片(SoC)，它将ARM双核Cortex-A9处理器与Xilinx
Zynq-7000 SoC高速接口设计：PCIe与HDMI技术详解
文章首先概述了Zynq-7000 SoC的基本特性与高速接口的重要性，然后深入探讨了PCIe协议的基础知识、硬件设计要点以及软件驱动和配置方法。接着，对HDMI接口的技术原理、硬件设计及软件支持进行了详细介绍。文章还通过...
第十三章 ZYNQ-MIZ702 PL中断请求
weixin_30787531的博客
09-25 882
本篇文章主要介绍外设（PL）产生的中断请求，在PS端进行处理。 在PL端通过按键产生中断，PS接受到之后点亮相应的LED. 本文所使用的开发板是Miz702 PC 开发环境版本：Vivado 2015.4 Xilinx SDK 2015.4 13.0本章难度系数★★☆☆☆☆☆ 13.1 ZYNQ 中断介绍 13.1.1 ZYNQ中断框图 可以看到本例子中PL到PS部分的中...
S02_CH07_ ZYNQ PL中断请求
weixin_30507269的博客
02-27 702
S02_CH07_ ZYNQ PL中断请求 7.1 ZYNQ 中断介绍 7.1.1 ZYNQ中断框图 可以看到本例子中PL到PS部分的中断经过ICD控制器分发器后同时进入CPU1 和CPU0。从下面的表格中可以看到中断向量的具体值。PL到PS部分一共有20个中断可以使用。其中4个是快速中断。剩余的16个是本章中涉及了，可以任意定义。如下表所示。 7.1.2 ZYNQ CPU软件中断 (SGI...
ZYNQ基础----双核硬中断（PL to PS）
black_pigeon博客
07-02 5334
PL端中断   在上一篇博客中介绍了软中断，软中断可以用于ZYNQ的两个CPU之间进行中断，一次来进行两个CPU之间的通信，在ZYNQ的架构中，PL端也能够向PS端提供中断，PL端向PS端的中断一共有16个。   可以看到PL端的中断，通过SPI连接到GIC上,在双核模式下使用PL端的中断时，需要对中断进行绑定。 搭建硬件系统   为了快速上手，对双核AMP模式下的硬中断使用， ...
Zynq7000 PS模块驱动教程：UART、FLASH和SD卡
通过Vivado软件，可以完成Zynq-7000 SoC的硬件设计，包括PS和PL（可编程逻辑）部分的配置，以及对上述驱动程序的集成和测试。 综上所述，本资源包含Zynq-7000系列PS部分的三个重要模块的驱动程序开发，覆盖了从驱动...
评论 9
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值