串行RapidIO(Serial RapidIO,SRIO):简介及内容导航

本文介绍了RapidIO作为一种高性能、低引脚数的互连技术标准,主要用于嵌入式系统内部通信。内容涵盖了RapidIO的三级体系结构,重点讨论了串行RapidIO(SRIO)的协议、在FPGA中的物理层实现,以及在Xilinx Vivado中的SRIO IP核配置和用户端接口设计方法。
摘要由CSDN通过智能技术生成

RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、 低引脚数、 基于数据包交换的互连体系结构,是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。其主要应用于嵌入式系统内部互连,支持芯片到芯片、板到板间的通讯。

RapidIO的是三级体系结构为逻辑层、传输层和物理层。物理层采用串行差分模拟信号传输标准则为串行RapidIO。在Xilinx FPGA内的GTP,GTX或GTZ等高速串行收发电路,是FPGA实现RapidIO高速传输的物理层基础。

本系列将参考Xilinx平台SRIO介绍(汇总篇)相关内容,作读书笔记。

关于RapidIO - 知乎
Xilinx Document Navigator pg007_srio_gen2.pdf


1. RapidIO协议

高速接口RapidIO的协议介绍,包括包的概念和传输机制。

串行RapidIO(Serial RapidIO,SRIO):协议介绍

2. SRIO IP核

介绍vivado中SRIO IP核(即Serial RapidIO Gen2(4.1))相关接口和配置方法

串行RapidIO(Serial RapidIO,SRIO):IP核基础知识

3. SRIO 接口设计

介绍用户端SRIO的设计方法,包括时钟设计、复位设计和基于AXI4-Stream的请求响应设计

  • 1
    点赞
  • 26
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值