UVM：phase 机制

已于 2022-03-25 23:11:31 修改
阅读量1.1k 收藏 12
点赞数 1
分类专栏： 数字IC验证方法学 文章标签： 数字IC IC验证
于 2022-02-17 10:25:42 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Starry__/article/details/122977765
版权
本文深入探讨了UVM的phase机制，从`run_test`开始，详细介绍了UVM测试平台的构建过程，包括uvm_test_top的例化、9大phase（如build_phase、connect_phase、run_phase）及其执行顺序。特别强调了run_phase中的objection机制，它是控制仿真结束的关键，并通过示例解释了如何在sequence中使用objection机制。此外，还分析了run_phase中组件的运行方式以及如何避免数据丢失问题。
摘要由CSDN通过智能技术生成

目录

在Systemverilog搭建的平台中，还记得每个组件都需要有个task run();吗，该方法用于启动仿真，同时由test控制仿真的结束。而UVM提供了一套仿真运行规范，所有由UVM搭建的testbench都要在该规范下运行仿真。

主要介绍整个UVM框架的构建过程和testbench仿真过程

1. run_test(“my_test”);

UVM框架的产生和运行，全部从testbench中的一句run_test("my_test");开始，那么这一句子程序内部到底发生了什么呢？，这是本文的主要内容。

run_test("my_test");中的"my_test"是用户uvm_test扩展来的自定义test。
当然也可以写成run_test("");在仿真时在transcript写道+UVM_TESTNAME =my_test指定要运行的test
例如在questasim的transcript写vsim -novopt work.tb -classdebug +UVM_TESTNAME=my_test，等价于run_test(my_test);<

了解本专栏 订阅专栏 解锁全文 超级会员免费看
Starry丶
关注
专栏目录
订阅专栏
UVM_PHASE执行顺序
07-19
UVM的Phase机制确保了验证组件在正确的时间进行初始化、建立连接、运行测试以及清理资源等操作。下面将详细阐述各个Phase的执行顺序及其作用。 1. **Create Phase**： - 在这个阶段，UVM组件实例化完成。`new`函数...
UVM验证平台phase机制
wutaotaotaotaoaa的博客
03-24 3620
简要概括uvm的phase机制知识点，适用于知识点复习以及梳理
UVM：解决phase的执行顺序
acmgotoac的博客
04-08 1498
uvm中phase有哪些？（参考UVM实战5.1phase机制） build_phase connect_phase end_of_elaboration_phase start_of_simulation_phase run_phase(并列：pre,post reset_phase configure_phase main_phase shutdown_phase) extract_phase check_phase report_phase final_phase build_phase和final
UVM--phase机制
创芯人--fly的博客
04-20 2867
本文主要记述了phase机制的内容，欢迎阅读指正
UVM的phase机制(Ⅱ）
行则终至
06-19 719
uvm phase机制
[UVM]uvm_testbench_gen | 介绍一个UVM环境自动生成工具
元直的博客
05-10 2569
摘要：介绍一个通过GUI方式自动生成UVM环境的工具，uvm_testbench_gen。工具来源于DVCon US 2022的一篇论文：Novel GUI Based UVM Test Bench Template Builder。工具源码开源在git。
UVM_COOKBOOK学习【Testbench Architecture】
qq_31515205的博客
08-17 884
关注微信公众号摸鱼范式，后台回复COOKBOOK获取COOKBOOK原本和译本 PDF度盘链接 Testbench Architecture UVM Testbench Architecture UVM testbench 是使用SystemVerilog(动态)类对象与SystemVerilog(静态)接口和结构化层次结构中的模块交互构建的。层次结构由功能层组成，testbench 的中心是...
UVM factory 机制的简单实现（有代码）
09-02
在系统Verilog的验证环境中，UVM（Universal Verification Methodology）是一个广泛应用的验证框架，它提供了许多高级功能，包括工厂（Factory）机制。这个工厂机制是UVM的核心部分，用于动态地创建和配置验证组件。...
UVM phase的用法研究总结.pdf
07-17
综上所述，文档《UVM phase的用法研究总结.pdf》强调了UVM phase机制在现代数字电路验证中的重要性，尤其针对OVM的基础上UVM所做的扩展与优化，以及如何通过用户自定义的domain和phase来处理复杂验证场景的需求。...
UVM相关基础知识分享
02-20
总之，UVM通过`create()`方法和工厂机制提供了强大的组件创建能力，同时，通过`build_phase`和配置数据库来管理组件的配置状态。理解和掌握这些基础知识点对于任何使用UVM进行验证的人来说都是至关重要的。《UVM实战...
SystemC的运行阶段
zgcjaxj的博客
02-27 1190
SystemC 运行阶段 elaboration
UVM的phase机制
qq_39794062的博客
02-20 3627
一、概述 SV的验证环境构建中，传统的硬件设计模型在仿真开始前，已经完成例化和连接了，而SV的软件部分对象例化则需要在仿真开始后执行。虽然对象例化通过调用构建函数new()来实现，但是单单通过new()函数无法解决在验证环境实现层次化时，无法保证例化的先后关系，以及各个组件在例化后的连接。如果需要实现高级功能，例如在顶层到到底层的配置时，SV也无法在底层组件例化之前完成对底层的配置逻辑。因此，UVM在验证环境构建时，引入了phase机制，通过该机制可以将UVM仿真阶段层次化，不单单是各个phase的先后执行
一种自动编写UVM testbench的方法
TroubleMaker
10-17 2676
本文转自：http://www.eetop.cn/blog/html/28/1561828-437619.html SystemVerilog UVM 是一个以SystemVerilog类库为主体的验证平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。UVM方法的强大是毋庸置疑的，但同时UVM却也不是那么容易掌握的。对于没有UVM经验的工程师，直接使用UVM...
UVM手把手教程系列（二）Phase机制介绍
最新发布
zhanghaijun2013的博客
02-28 746
对于同一component来说，其12个run-time的phase是顺序执行的，但是它们也仅仅是顺序执行，并不是说前面一个phase执行完 就立即执行后一个phase。以main_phase和post_main_phase为例，对于A component来说，其main_phase在0时刻开始执行，100时刻 执行完毕；对于B component来说，其main_phase在0时刻开始执行，200时刻执行完毕；
【从零开始学习 UVM】3.1、UVM TestBench架构 —— UVM Testbench Top
努力，加油每一天鸭~
03-29 606
【从零开始学习 UVM】3.1、UVM TestBench架构 —— UVM Testbench Top
UVM基础之--------uvm_root
weixin_30376083的博客
07-28 998
uvm_root 是uvm的顶层实例扮演了一个top-level and phase controller 的作用，对于component来说。该类不需要用户实例化，他是一个自动实例化了的类，用户直接通过uvm_top调用。任何component，只要没有指定其parent，那么他将作为top的一个child。top管理所有component的phase； 1.The UVM au...
【从零开始学习 UVM】3.11、UVM TestBench架构 —— UVM Virtual Sequencer【重要，搭配6.6】
努力，加油每一天鸭~
03-29 1515
【从零开始学习 UVM】3.11、UVM TestBench架构 —— UVM Virtual Sequencer
uvm final phase机制
05-11
UVM（Universal Verification Methodology）框架的最后一个阶段是final phase机制。final phase机制是UVM中最后执行的全局阶段，在该阶段中，用户可以执行任何必要的结束任务，例如生成最终的报告、释放资源、关闭文件等。 在UVM中，final phase机制是通过以下方式实现的： 1.在UVM中，用户可以通过在testbench类中重载“run_phase”函数来实现final phase机制。 2.在run_phase函数中，用户可以在“phase==UVM_PHASE_FINAL”条件下执行必要的结束任务。 3.用户可以在run_phase函数中调用report_object::report_summaries()函数来生成测试报告。 4.用户可以在run_phase函数中调用uvm_root::close()函数来释放UVM中的资源。 总之，final phase机制是UVM框架中的最后一个全局阶段，在该阶段中，用户可以执行必要的结束任务，例如生成最终的报告、释放资源、关闭文件等。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值