基于AHB_Bus_Matrix与AHB2APB Bridge 的多主多从 架构设计

已于 2022-08-31 19:43:09 修改
阅读量3k 收藏 33
点赞数
分类专栏： 标准总线接口协议 文章标签： 数字IC IC验证 fpga开发
于 2022-05-31 23:16:02 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Starry__/article/details/125075270
版权
本文详细介绍了基于AHB总线矩阵和AHB到APB桥的多主多从SoC架构设计。内容涵盖了功能描述、架构组成部分如imperfect_soc_block_top、AHB总线矩阵、SRAM、AHB2APB桥、串口和计时器等，以及逻辑设计和测试环节。重点讨论了SRAM与AHB接口的转换和AHB2APB桥的作用。
摘要由CSDN通过智能技术生成

目录

这次基于AHB与APB的协议，设计一个片内各组件互联的架构

笔记：soc最小系统（软硬件协同仿真）–插桩&hello
笔记：FPGA上实现最小soc系统
详解ASIC设计流程

1. 功能

对于SoC来说 AMBA是片内各组件的通信协议，所以AMBA构成的片内通信接口架构就非常重要，它是各组件（例如CPU、USB、RAM、US

了解本专栏 订阅专栏 解锁全文 超级会员免费看
Starry丶
关注
专栏目录
订阅专栏
AHB_Bus_Matrix_3x3 设计
Starry__的博客
06-10 3698
当多个AHB master与多个AHB slave进行通信时，就可以使用一个基于AHB协议的bus matrix实现互联。例如根据之前的描述，一主多从系统需要decoder对Master的HADDR进行解码以对不同的Slave进行片选，同时Slave读取的数据也需要MUX根据片选结果返回给Master。此处 bus matrix设计就将decoder与MUX合并为decoder，并为每一个Master配一个decoder。对于每一个Slave来说，同一时间可能有多个Master对其进行访问，因此需要arbi
高级高性能总线（Advanced High-performance Bus, AHB）
Starry__的博客
03-18 5322
目录1. 介绍单一Manager例子2. 信号描述2.1. Manager2.2. Subordinate2.3. Interconnect 针对AHB进行介绍 1. 介绍 主要针对高效率、高频宽及快速系统模块所设计的总线，可以连接如微处理器、芯片或芯片外的内存模块和直接存储器访问（Direct Memory Access, DMA）模块等。 最常见的AHB从属设备包括内存设备、外部存储接口（External Memory Interfaces, EMIF）和高带宽外设。 而对于低带宽外设来说，通常驻留在
[验证百花筒] 聊聊模块级寄存器模型如何复用到系统级
sunstat的博客
03-27 1261
聊聊模块级寄存器模型如何复用到系统级
AHB to APB Bridge
最新发布
cqy369的博客
08-19 831
根据spec功能描述与协议来制定验证计划，进行测试点分解。采用了常规的UVM验证框架，（ahb2apb桥接器两端为ahb的slv与apb的mst）在DUT两侧放了两个agent：ahb_mst_agt和apb_slv_agt, 分别包括了sqr, drv和mon。
AHB_Matrix
yanlei980827的博客
09-05 557
比如，DMA把片内RAM的数据搬运到APB的外设，如串行口。如果单一总线，那么Core和DMA控制器就需要先仲裁总线控制权，然后才能访问对应的外设，此时单一总线的带宽不一定够。当然，如果用到了多个Slave，可能会有少量的性能损失，切换总线节点可能需要比直接仲裁更多的时间；如果只用了一个Slave，比如Core，DMA，LCD都是只访问外部总线的SDRAM，实质上就是多主单从结构，效率或许会下降。ARM的BUSMatrix就是多主（Core，DMA等），多从（内部RAM，APB，外部总线等）的交联和仲裁。
AMBA总线协议（四）—— Multi-Layer AHB System (多层AHB总线架构)
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
12-04 6017
AMBA总线协议（四）——Multi Layer AHB System (多层AHB总线架构) 1. 介绍： multi-layer AHB 是基于AHB互联架构： 可以开发更多可用总线带宽的多主机系统 可以构建灵活体系架构的复杂多主机系统；消除了在硬件设计阶段，就修改有关将系统资源分配给特定主机的设计决策要求 可以使用标准的AHB主从模块而不需要修改 每个AHB layer可以非常简单，因为只有一个主机，所以不需要仲裁，只需要MUX； 可以使用AHB-Lite协议，即不需要请求和授予，不需要RETRY/S
AHB-MATRIX 验证笔记
clownsheep的博客
06-02 1109
prioity：优先级高的获得grant，相同优先级的可能出现一个master获得grant后，在传输数据的中途被其他相同优先级的master打断weighted token arbitration：和不同的priority配合使用，避免出现高优先级的req一直占用总线导致低优先级的一直处于starved状态。
AHB2APB_Bridge_example_M7.rar
05-29
本文将深入探讨AHB到APB的转换桥设计，并以“AHB2APB_Bridge_example_M7”为例，讲解其Verilog实现。 首先，AHB和APB的特性差异是建立转换桥的基础。AHB提供高性能、高带宽的通信，适用于主处理器、内存控制器等...
杂记：Atmel sama5d3 Bus Matrix (MATRIX)
jun7118的博客
07-21 2228
Bus Matrix (MATRIX) 概述 MATRIX实现了多层ahb，基于ahb-lite协议，使能多主控ahb和从ahb可以同时运作 最多有16个主控，16个从 正常的延迟是一个周期，没有延迟的情况是从控已经与默认主控相连了 MATRIX与aph相适应 sama5d3的MATRIX有15个主控，各个互不影响，当然是连接不同的从控时候 每个主控有自己的解码器，有相同的解
backup ram不稳定 stm32_stm32h7“总线架构及内部SRAM”
weixin_39800990的博客
12-19 941
通过《STM32H7数据手册》“Figure 2. STM32H743xI/G block diagram”找到STM32H743总线框图，如图1图1可以通过图1了解到CPU内核时钟最大频率为480MHzAXI总线时钟最大频率为CPU内核时钟一半，240MHzAHBs总线时钟最大频率为CPU内核时钟一半，240MHzAPB1总线时钟最大频率为120MHzAPB2总线时钟最大频率为120MHzAPB...
新品国产MCU，ARM-M3内核，高频72MHz，pin2pin替代STM32F103C8T6
06-13
QX32F103C8T6，内置ARM Cortex-M3为内核的32bit微...QX32F103系列采用BUS-Matrix总线架构，该矩阵包括3个AHB主机：CPU，DMA1，DMA2； 从机分别有：SRAM，FLASH，AHB总线（含AHB到APB Bridge），连接到APB总线的各种设备
stm32h7内存分配_【STM32H7教程】第25章 STM32H7的TCM，SRAM等五块内存基础知识
weixin_39929877的博客
12-19 898
第25章 STM32H7的TCM，SRAM等五块内存基础知识本章教程为大家介绍STM32H7带的ITCM，DTCM，AXI SRAM，SRAM1，SRAM2，SRAM3，SRAM4和备份SRAM的基础知识。25.1 初学者重要提示25.2 各块RAM在总线中的位置25.3 各块RAM的特性25.4 各块RAM的时钟问题25.5 各块RAM的DMA问题25.6 实际工程推荐的RAM分配方...
AXI_Bus_Matrix_4x4 设计
Starry__的博客
06-15 2901
Signal Source Width(bits) Description AWID Master AWID_WIDTH 写事务ID AWADDR Master
基于AMBA2.0的AHB+Matrix总线架构设计.xml
09-16
基于AMBA2.0的AHB+Matrix总线架构设计.xml
AXI_Bus_Matrix_4x4 设计 - 逻辑设计部分
Starry__的博客
06-21 1521
先想好再写代码解码器的思路很简单，将AXI信息交互分为读写两种。写控制AW通道依赖于AWADDR的高2bit，即AWSEL来片选Slave。写数据W通道其实也依赖于AWADDR的高2bit，因为只有这样才能把匹配的写控制和写数据正确的送入某个Slave。写反馈B通道同理。同理，读控制AR通道依赖于ARSEL，读反馈R通道也依赖于ARSEL。代码如下 2. axi_round_robin_arbiter 此处我们基于轮询的策略实现仲裁器经典的轮询仲裁IP输入只有req、输出只有grant，但对于AXI而言，是
AHB（Advanced High Performance Bus）协议规范
夏风喃喃的博客
07-31 9494
AMBA学习——AHB协议规范
stm32h7内存分配_【STM32H7教程】第25章 STM32H7的TCM，SRAM等五塊內存基礎知識
weixin_30045711的博客
01-30 1192
第25章 STM32H7的TCM，SRAM等五塊內存基礎知識本章教程為大家介紹STM32H7帶的ITCM，DTCM，AXI SRAM，SRAM1，SRAM2，SRAM3，SRAM4和備份SRAM的基礎知識。25.1 初學者重要提示25.2 各塊RAM在總線中的位置25.3 各塊RAM的特性25.4 各塊RAM的時鍾問題25.5 各塊RAM的DMA問題25.6 實際工程推薦的RAM分配方...
AHB2APB Bridge
Future Chaser的博客
06-08 2933
1.连续读写的问题：按照之前ahb_mst_driver的写法，发送一个single的写操作后，再发送一个single的读操作会有以下问题。在ahb_mst_driver 拿到第二个req，即开始第一个transcation的data 传输时，hwrite会同时拉低，无法保证apb传输时pwrite稳定。修改driver，与上一个transaction的读写比较，不同的话 ，当等待hready拉高，开始传输：monitor中，当data phase完成时，才对hwrite信号采样。AHB协议中应该有规定，H
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值