基于AHB_Bus_Matrix与AHB2APB Bridge 的多主多从 架构设计

已于 2022-08-31 19:43:09 修改
阅读量2.4k 收藏 33
点赞数
分类专栏： 标准总线接口协议 文章标签： 数字IC IC验证 fpga开发
于 2022-05-31 23:16:02 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Starry__/article/details/125075270
版权

目录

这次基于AHB与APB的协议，设计一个片内各组件互联的架构

笔记：soc最小系统（软硬件协同仿真）–插桩&hello
笔记：FPGA上实现最小soc系统
详解ASIC设计流程

1. 功能

对于SoC来说 AMBA是片内各组件的通信协议，所以AMBA构成的片内通信接口架构就非常重要，它是各组件（例如CPU、USB、RAM、USART、SPI、I2C等）的高速公路。

例如

在这里插入图片描述

了解本专栏 订阅专栏 解锁全文 超级会员免费看
Starry丶
关注
  • 0
    点赞
  • 踩
  • 33
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
AXI_Bus_Matrix_4x4 设计
Starry__的博客
06-15 2254
Signal Source Width(bits) Description AWID Master AWID_WIDTH 写事务ID AWADDR Master
设计AHB2APB同步桥
热门推荐
SummerXRT的博客
08-21 1万+
设计注意事项 1.HREADYOUT信号 从下图我们可以看到，master和slave都会有一个HREADY信号输入，slave产生HREADYOUT信号经过MUX后形成HREADY信号，如果刚开始HREADYOUT信号均为低，系统就会处在等待状态。 要求：HREADYOUT信号在复位后必须为高。 2.Memory Map的边界地址对齐 当AHB总线上的master对slave进行读写时，发出的地址经过AHB总线的译码器(通过内存映射表) 产生该地址所对应slave的选择信号，选中对应的slave；这样就
ahb2apb bridge验证项目笔记及面试心得
矜持小梦的博客
09-13 8048
ahb2apb bridge验证项目很多人都觉得很简单，看看视频就会了。但是没有真正去敲过代码，还是会有很多不清楚的地方，以下我会对这个项目比较重要的点进行归纳，也会对一些面试可能会问到的问题做一个总结，以及面试的一些技巧，仅供参考。
Ahb2ApbBridge
weixin_43274923的博客
08-23 4725
一、设计前需注意 （1）要做总线，协议是关键，每个控制信号与输入输出的时序一定要搞清楚，直接看amba官方spec，链接已贴出http://pan.baidu.com/s/1gfwxTWB。 （2）Ahb2Apb桥作为逻辑连接器，一方面是在AHB的Slave，另一方面也是AHB的Master。弄清这个概念，就可以定义输入输出的端口，以及需要满足的时序。 （3）HREADY是arbiter收集各个AHBslave设备的HREADYou...
AHB Matrix中优先级配置以及仲裁
最新发布
seuer0420的博客
08-14 513
首先我们要对优先级进行配置，在seq中利用rgm的write函数将优先级作为值写入寄存器，在scb中利用rgm的get函数拿到优先级的值。然后根据寄存器AHB_PLx的个数适配对应的prios[]数组，取另一个空队列mid，开始轮询比较，循环prios数组的大小，如果mid队列为空，那么就将prios[0]存入mid队列，也就是说mid中暂时只有一个值。如果mid队列的大小不为0，就代表当前有存放优先级对应值，那么从索引值1开始，进行逐个比较，要确定访问总线的条件即。
AHB2APB Bridge
Future Chaser的博客
06-08 2666
1.连续读写的问题：按照之前ahb_mst_driver的写法，发送一个single的写操作后，再发送一个single的读操作会有以下问题。在ahb_mst_driver 拿到第二个req，即开始第一个transcation的data 传输时，hwrite会同时拉低，无法保证apb传输时pwrite稳定。修改driver，与上一个transaction的读写比较，不同的话 ，当等待hready拉高，开始传输：monitor中，当data phase完成时，才对hwrite信号采样。AHB协议中应该有规定，H
SOC.rar_AMBA_AMBA SOC_ahb protocol_ahb_SOC_apb bus
09-21
SOC AMBA 总线接口代码，适合了解AHB APB协议
Ahb2Apb.rar_AHB2APB_APB 总线Verilog_ahb verilog_apb协议_fpga ahb转ap
07-14
AHB总线协议转APB总线协议的接口IP，使用Verilog代码实现，有详细的英文注释
AHB.rar_ahb_ahb bus_ahb pdf_bus_high
09-19
advanced high performance bus discrciption
AHB2APB_DataSheet
09-13
The AHB2APB interfaces the AHB to the APB. It buffers address, control and data from the AHB, drives the APB peripherals and returns data and response signals to the AHB. It decodes the address using an internal address map to select the peripheral. The AHB2APB is designed to operate when the APB and AHB clocks have the same frequency and phase. In addition to supporting all basic requirements for AMBA compliance, the AHB2APB provides enhancements to the APB protocol. With AHB2APB, an APB peripheral can insert wait states by holding its pready signal low for the required number of cycles.
AHB到APB总线转换的桥
11-23
AHB、APB总线转换桥电路、verilog代码实现
AHB-APB_Bridge_UVM_Env:AHB-APB UVM验证环境
05-17
AHB-APB_Bridge_UVM_Env AHB-APB UVM验证环境
ahb2wishbone_latest.tar.gz_AHB2Wishbone bridge_ahb_ahb bridge_wi
09-24
AHB to wishbone bridge verilog
AHB_LITE.rar_AHB fpga_AHB-LITE Verilog_ahb_ahb协议_verilog设计ahb
07-15
AHB_Lite 通信协议的FPGA Verilog 设计
CortexM3与CortexM0的bus matrix
北枫凉的博客
05-09 2341
以下都是自己的理解，如有错误希望大家指正，感激不尽~ 目录 Cortex M0 处理器内部的bus matrix 处理器外部的busmatrix Cortex M3 处理器内部的bus matrix 处理器外部的bus matrix Cortex M0 处理器内部的bus matrix The processor contains a bus matrix that arbitrates the processor core and optional Debug Access Po
关于STM32F4上CCM内存知识扩展
城南花已开的博客
10-14 1745
该篇用于记录一些使用方法之外的知识点。关于具体使用方法请看 STM32F4上CCM内存的使用小结（https://blog.csdn.net/qq_27747359/article/details/109085292） 一、CCM内存的优点与缺点 The main system consists of 32-bit multilayer AHB bus matrix that interconnects: Eight masters: – Cortex® -M4 with FPU ...
AMBA总线协议（四）—— Multi-Layer AHB System (多层AHB总线架构)
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
12-04 5414
AMBA总线协议（四）——Multi Layer AHB System (多层AHB总线架构) 1. 介绍： multi-layer AHB 是基于AHB互联架构： 可以开发更多可用总线带宽的多主机系统 可以构建灵活体系架构的复杂多主机系统；消除了在硬件设计阶段，就修改有关将系统资源分配给特定主机的设计决策要求 可以使用标准的AHB主从模块而不需要修改 每个AHB layer可以非常简单，因为只有一个主机，所以不需要仲裁，只需要MUX； 可以使用AHB-Lite协议，即不需要请求和授予，不需要RETRY/S
ARM的BUS Matrix的作用
yuyin86的专栏
05-14 2326
ARM的BUS Matrix就是多主（Core，DMA等），多从（内部RAM，APB，外部总线等）的交联和仲裁。目的是为了提高不同主机访问不同外设情况下的带宽，另外一个就是简化Bus Master的协议设计。 比如，DMA把片内RAM的数据搬运到APB的外设，如串行口。同时Core从外部总线，SDRAM取指令。如果单一总线，那么Core和DMA控制器就需要先仲裁总线控制权，然后才能访问对应的
AHB2APB BRIDGE CSDN
07-29
AHB2APB BRIDGE是一个用于连接AHB总线和APB总线的桥接器。AHB总线是一种高性能、低功耗的系统总线，而APB总线则适用于低速设计。AHB2APB BRIDGE的作用是将AHB总线上的数据和信号转换为APB总线上的数据和信号，以实现两者之间的互联。AHB2APB BRIDGE的设计可以使得在高速设计中使用AXI总线，而在相对低速的系统设计中使用AHB总线。\[2\]\[3\] #### 引用[.reference_title] - *1* *2* [【手撕AHB-APB Bridge】~ AMBA总线 之 AHB](https://blog.csdn.net/qq_40549426/article/details/126159916)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insert_down28v1,239^v3^insert_chatgpt"}} ] [.reference_item] - *3* [ahb2apb bridge验证项目笔记及面试心得](https://blog.csdn.net/m0_58209201/article/details/126833700)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insert_down28v1,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值