Verilog相关知识小结

Verilog相关知识
1、总结verilog产生随机数的$random和seed：http://blog.sina.com.cn/s/blog_679686370102woyz.html
2、两种跨时钟域的信号的同步方法：http://blog.sina.com.cn/s/blog_679686370102wn5f.html
3、什么是竞争与冒险现象?怎样判断?如何消除?：https://www.cnblogs.com/mojie1086/articles/6374816.html
4、数字电路设计中毛刺的产生与消除：http://www.eeskill.com/article/index/id/3818.html
5、有符号数与无符号数的右移与左移：https://blog.csdn.net/fallWyl/article/details/88734564