前期准备
- Altera器件安装Quartus II软件后,在安装目录下找到仿真用的ip文件,路径如:
C:\altera\16.0\quartus\eda\sim_lib\
- 选择所需ip文件,Verilog项目则使用.v文件。
具体步骤
- Modelsim新建空白工程,工程中仅包含所选ip的.v文件,然后编译,编译后工程目录work文件夹下将生成如下6个文件,留下备用;
_info
_lib.qdb
_lib1_x.qdb
_lib1_x.qpg
_lib1_x.qtl
_vmake
- Modelsim目录下新建一个文件夹(名称不含中文),将第一步所得6个文件拷入;
- 找到Modelsim的配置文件
C:\modeltech64_10.4\modelsim.ini
,右键去除只读属性,然后打开,在约60行(别太前)的位置键入:ip名 = $MODEL_TECH/…/文件夹名,如:
altera_mf = $MODEL_TECH/../altera_lib
- 最后还原modelsim.ini文件的只读属性
注意事项
- 其实可以一次性将所有ip的.v文件一次性一起编译,编译所得的那六个文件将包含所有ip;
- 在调用时使用modelsim的
*.do
脚本文件能够更方便的完成带IP的编译。