- 博客(1)
- 收藏
- 关注
原创 FPGA学习笔记(一):三段式状态机
1.状态机简介 状态机可根据控制信号完成预定的状态转换,由组合逻辑电路和寄存器组成,可由状态转换表或状态转换图描述。 输出只和当前状态有关而与输入无关成为More型状态机,输出和当前状态、输入都有关称为Mealy型状态机。 2.功能需求 本例采用CPLD: MAX V 5M240ZT100C5,目的是通过两个按键key1和key2控制一组引脚的输出状态,该组引脚作为控制信号控制一组继电器,分断一组高压电流。key1按下时系统关闭,引脚输出全为0;key2按下时系统开启,引脚输出全为1。 3.分析
2020-08-05 23:15:40 1839
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人