- 博客(79)
- 资源 (24)
- 收藏
- 关注
RSS订阅原创 【C语言】fopen_s函数用法介绍
软件打开工程目录下新生成的numbers.bin文件，可以到数据已经写入到文件中了，并且以十六进制显示。由于每个int数据是4字节，所有文件中是32bit。作用：将内存中的数据块以二进制形式写入文件，适用于非文本数据（如结构体、数组等）。代码实例如下：（不适用fopen进行打开文件原因，详见。见文件内容写入到了工程目录下的data.txt文件中。
2025-02-19 20:23:18
347
原创 【C语言基础】C4996 ‘fopen‘: This function or variable may be unsafe.
通过以上方法可快速解决C4996错误，建议根据项目需求选择最合适的方案。更多细节可参考微软官方文档或。该错误是由于微软在Visual Studio 2012及更高版本中，将部分C标准库函数（如。，推荐使用其安全版本（如。
2025-02-19 19:14:54
280
原创 【硬件基础知识】电容
电容（Capacitance）是表征电容器储存电荷能力的物理量，用符号C表示，国际单位为法拉（F）。其核心定义为：C = \frac{Q}{U}C=UQ其中，Q为电容器两极板储存的电荷量（单位：库仑），U为两极板间的电势差（单位：伏特）。关键特性：电容的大小与电容器本身的结构和材料相关，与电荷量或电压无关。例如，平行板电容器的电容公式为：（\varepsilon_rεr为介电常数，SS为极板正对面积，dd为极板间距，kk为静电力常量）123。。厂商名称国家/地区核心产品与技术优势。
2025-02-18 22:17:35
591
原创 【硬件基础知识】电阻
1.基础物理特性电阻是导体对电流的阻碍作用，单位为欧姆（Ω），核心公式为:。在理想线性电阻中，，但在实际电路中需考虑非线性因素（如温度变化导致的阻值漂移）。2.工程化定义电阻在硬件设计中体现为被动元件，通过消耗电能（转化为热能）实现以下功能：限流、分压、阻抗匹配、上/下拉逻辑电平稳定、信号滤波等。
2025-02-18 21:55:32
887
原创 [Vivado 技巧]提高编译效率的方式：maxThreads与增量编译
通过以上配置，Vivado每次启动时会自动加载线程设置，无需重复输入命令。
2025-02-17 09:00:00
1166
3
原创 【PCIe XDMA开发】XDMA与MIG位宽一致性要求
在基于FPGA的PCIe XDMA与MIG（Memory Interface Generator）协同设计中，位宽一致性对传输效率有重要影响，但具体实现需结合系统架构和性能需求综合考虑。
2025-02-17 08:00:00
1261
原创 [Vivado报错] [Vivado 12-3563] The Nested sub-design xxx can only be generated by its parent sub-des
针对Vivado报错。
2025-02-16 20:12:09
390
原创 [Vivado报错] [Runs 36-527] DCP does not exist
通过以上步骤可解决90%的DCP文件缺失问题。若仍报错，建议提供完整日志以进一步分析。此错误表明Vivado在指定路径未找到。
2025-02-16 19:54:41
951
原创 [Vivado报错] [Common 17-55]‘set_property‘ expects at least one object
针对Vivado报错 [Common 17-55] 'set_property' expects at least one object，以下是分步骤解决方案及原因分析
2025-02-16 19:46:12
397
原创 主板PCIe插槽速率问题
优先参考主板手册：硬件规格描述最权威。结合软件与物理检查：多工具验证避免误判。注意共享通道与兼容性：避免因其他设备占用导致带宽不足25。若需进一步排查，可尝试更换主板或咨询厂商技术支持。
2025-02-16 13:29:28
796
原创 【PCIe基础知识】单条Lane速率单位与Gbps的关系
GT/s是物理层传输速率单位，Gbps是扣除编码开销后的有效数据速率。换算关系由编码方案决定，PCIe 3.0及以后版本因编码效率提升，实际带宽更接近标称值。如需具体版本的计算细节，可参考对应PCIe标准文档或硬件规格书。
2025-02-15 14:47:26
659
原创 FPGA开发进阶指南：从基础到精通的技术跃迁
FPGA开发是一场融合逻辑之美与物理之真的修行。每一次比特流的下载，都是思维与硅晶的共鸣。愿你在时序收敛的焦灼中收获顿悟，在板级调试的挫败里锤炼韧性——因为那些“无法仿真的问题”，终将成就你不可替代的技术护城河。
2025-02-15 12:09:04
1058
原创 Xilinx FPGA开发指南-7系列FPGA配置引脚定义
Xilinx 7系列FPGA的配置引脚是其硬件设计中的核心功能模块，负责实现比特流加载、模式选择及系统初始化。其设计直接影响FPGA的启动可靠性、兼容性与调试灵活性。配置电压选择：- 高电平（接VCCO_0）：Bank0/14/15支持3.3V/2.5V- 低电平（接地）：Bank0/14/15支持1.8V/1.5V。
2025-02-15 11:56:30
894
原创 【硬件设计细节】缓冲驱动器使用注意事项
冲驱动器通常用于隔离、电平转换等应用场景。在使用时，需要关注的点较多，如电平范围、频率范围、延时、控制方式、方向以及输入输出状态。通常，比较容易忽略的地方就是输入输出状态。
2025-02-15 11:40:07
1048
原创 LDO选型注意事项
明确需求：输入/输出电压、电流、温度范围、噪声要求。筛选参数：计算压差、功耗，初选符合PSRR、调整率的型号。外围验证：检查电容、散热等外部元件兼容性。实测验证：通过负载瞬态测试（如0→500mA阶跃）确认稳定性。通过系统化选型，可避免常见问题（如过热、振荡），提升电源系统可靠性。实际设计中可借助厂商选型工具（如TI WEBENCH）加速流程。
2025-02-15 11:27:10
874
原创 【PCIe XDMA开发】Windows环境下再也不用重启电脑了
下面，将具体介绍下，如何在Windows环境下，不需要重启电脑和重启FPGA电源，并且通过自动化脚本方式实现位流加载后，重新识别设备的操作，以提高调试效率。PCIe的硬件ID是一串字母，使用的是&号进行显示，实际的执行devcon find命令时，如果需要精确查找到该ID，要将&换成空格。此时，需要将安装WDK目录下的devcon.exe复制到System32目录下即可，如下图所示。点击批处理命令后，显示'devcon' 不是内部或外部命令，也不是可运行的程序或批处理文件。
2025-02-15 10:58:50
1144
原创 Bus Interface property CLK_DOMAIN does not match betweenxxx
这两个接口分属不同时钟域，但未正确配置跨时钟域处理逻辑，导致连接冲突。若两个接口必须工作在不同时钟域，需插入。
2025-02-13 23:13:39
528
原创 AXI接口中各通道定义
在C2H（Card-to-Host）传输中，XDMA通过AR通道指定主机内存的目标地址（PCIe总线域地址）。在H2C（Host-to-Card）传输中，主机通过AW通道指定FPGA侧AXI总线域地址（需用户映射）2。传输读操作的地址和控制信息，主设备（如XDMA控制器）通过该通道发起读取请求。在H2C传输中，主机数据通过W通道发送至XDMA，再转至FPGA逻辑或DDR。传输写操作的地址和控制信息，主设备（如主机或XDMA）指定写入位置。突发写入时，地址自动递增（INCR模式）或固定（FIXED模式）。
2025-02-13 22:42:50
696
原创 【PCIe XDMA开发】XDMA IP核中AXI Memory Mapped与AXI Stream接口比较
功能差异：AXI Memory Mapped用于地址映射的内存访问，AXI Stream用于无地址流式传输。速率对比：两者理论带宽相同，但AXI Memory Mapped更适合大块突发传输，AXI Stream在实时流中延迟更低。选型建议：需要随机访问或DDR交互 → AXI Memory Mapped。需要低延迟连续流 → AXI Stream。
2025-02-13 22:40:12
710
原创 【PCIe XDMA开发】基于Win XDMA的PCIE 2.0 X8速率不足原因分析与解决方案
问题类别具体措施硬件链路优化1. 检查PCB走线阻抗匹配与信号完整性；2. 清洁PCIe金手指，确认插槽接触良好。DDR性能提升1. 验证MIG IP核配置（时钟、位宽）；2. 使用AXI性能监控器确认DDR实际带宽。驱动参数调优1. 增大DMA缓冲区至1 MB以上；2. 启用MSI-X中断模式。上位机程序调整1. 使能块传输模式；2. 对齐AXI接口位宽，使用大块数据测试。测速方法改进1. 采用≥4 KB数据块；2. 关闭后台进程，以实时优先级运行测速工具。
2025-02-11 10:59:36
1290
原创 DeepSeek 15天指导⼿册⸺从⼊⻔到精通
DeepSeek是国产领先的人工智能技术平台，提供从数据分析到大型语言模型的全栈解决方案。其核心产品包括网页端数据分析工具[1] 、视觉语言模型(DeepSeek-VL)[2] 和670亿参数大型语言模型(DeepSeek LLM)[3] ，覆盖数据处理、多模态理解与生成等场景。
2025-02-10 22:17:35
168
原创 DDR4单个DQ仿真实战（一）
(2)在上方Design中，Nets中搜索DDR4_DQ0，可以将透明度和高亮选择，然后点击DDR_DQ0 Net，此时PCB区域会显示出双击的网络走线。(11)下一步是对仿真频率进行设置，选择Options，选择Frequency Plans，设置仿真的频率类型、开始频率点，结束频率点。(2)PCB打开后，首先在菜单栏中，右键弹框中打开仿真需要的一些选项卡，如下图所示，此时左侧会显示层叠和信号有关的选项卡。(9)此时，会弹框，点击两个组件，对应的PCB会有显示，可以确认是否是端口所在的组件。
2024-10-29 23:10:37
1076
原创 ADS基础教程24 - Gerber文件的导入
一、引言二、基本概念1.仿真文件下载2.仿真文件介绍二、导入步骤1.新建workspace2.选择Layout结构3.导入设计4.选择文件类型5.导入文件6.预览文件内容7.铜皮离散问题四、总结选择。通过本文章结束，可以了解ADS中如何将导入Gerber文件，并且对导入的铜皮进行合并。下一步就针对导入的文件进行层叠设置和编辑。END!}}END!
2024-07-10 23:25:06
1726
1
原创 ADS基础教程23 - 有限元电磁仿真（FEM）可视化操作
一、引言二、FEM可视化操作流程1.打开可视化界面2.查看介质的网格3.设置网格颜色4.选择网格5.传感器选择6.编辑传感器7.选择频率8.动画三、总结介绍了在ADS中如何进行FEM仿真场视图操作过程。
2024-07-01 22:55:36
1087
原创 ADS基础教程22 - 有限元电磁仿真（FEM）
一、引言二、FEM操作过程1.新建Layout1.新建Layout2.EM设置3.设置Frequency plan4.设置Output plan5.设置Options6.设置网格频率7.仿真结果三、总结介绍了在ADS中如何进行FEM仿真过程。END!}}END!
2024-06-17 22:29:59
1381
2
原创 ADS基础教程21 - 电磁仿真（EM）模型的远场和场可视化
1）在Layout视图，工具栏中点击EM调出模型设置界面。2）在模型设置界面中，首先设置Output Plan，将Save current for:选择All generated frequencies。3）然后设置Model，将图示取消勾选，然后点击执行自动更新。4）提示模型设置已更新，点击YES。5）提示模型更新成功，点击OK。通过本文介绍，了解如何在ADS中开启远场仿真结果。END!}}END!
2024-06-16 21:54:36
1647
原创 ADS基础教程20 - 电磁仿真（EM）参数化仿真
一、引言二、参数化设置1.参数定义2.参数赋值3.创建EM模型和符号四、总结1）在Layout视图，菜单栏中选中EMComponent2）在弹出的参数编辑框中，采用标称/扰动（）设计。使用子网（Subnetwork）参数。这些方法是互斥的，在为单个组件定义参数时不能将它们组合起来。标称/扰动（Nominal/Perturbed）参数使用平面化布局场景，并且只包含端口和原始图形形状(如多边形、矩形和圆形)时定义。
2024-06-14 23:01:45
2161
原创 与君共勉：坚持+努力
要知道在一无所有的年纪，你唯一能与命运较量的便是那为数不多的筹码，也就只剩下努力。怕只怕你不甘堕落，却又不思进取，既痛恨自己的拖延，又沉迷于眼前的安逸。最怕你是见识打开了，可努力又跟不上，骨子里清高至极，性格上又软弱无比。你若学不进去、玩不尽兴、睡不踏实、心情不爽、浑身不对劲却又食欲旺盛；生而为人，要么就努力到能力出众，要么就懒得乐天知命。渴望出类拔萃却难以脚踏实地；到自己行动时却总是明天再说。没有扎实基础却总犹豫不决；看见别人勤奋就焦躁不安；
2024-06-14 22:23:13
347
2
原创 ADS基础教程19 - 电磁仿真（EM）基本概念和实操
一、引言二、基本概念1.EM介绍2.Momentum介绍3.FEM介绍4.Substrate介绍三、创建Layout并进行Momentum仿真1.创建Layout2.添加Microtrip（微带线）3.添加Substrate4.Momentum仿真四、总结EM全称Electromagnetic，即electro（电）magnetic（磁）。ADS为设计和评估现代通信系统产品提供了电磁仿真工具（EM）。EM包括Momentumsimulator（动量仿真器）和FEM。
2024-06-12 23:01:01
6904
5
原创 ADS基础教程17 - 创建含参子图
(2)弹出的对话框中，添加一个L1(默认值设置为41）和C1（默认值设置为26）的参数，点击Add后会添加到参数中，然后点击Save AEL File保存，最后点击OK完成参数的添加。(3)在原理图中，将L1元器件的参数值设置为L=L1 nH，C=C1 pF，保存原理图即可。(5)此时，可以通过Tuning的方式，对两个参数进行调整，仿真结果同样也会试试变化。(4)在子图替换到原理图中，此时，子图会带有两个可以编辑的参数项目。
2024-05-28 23:15:15
740
原创 ADS基础教程16 - 存档和导入（workspace、cell、view）
选择workspace_Archive目录作为保存workspace归档的目录，点击打开进行目录选择，点击Finish保存目录。，选择cell_Archive目录作为保存cell归档的目录，点击打开进行目录选择，点击Finish保存目录。，选择view_Archive目录作为保存view归档的目录，点击打开进行目录选择，点击Finish保存目录。(2)在弹框中，可以选择点击Select将参考的条目添加进来，然后点击Next…(2)在弹框中，可以选择点击Select将参考的条目添加进来，然后点击Next…
2024-05-28 23:12:31
2080
原创 ADS基础教程15 - 设计加密保护IP
(2)在弹出的对话框中，选择当前原理图Filter_Murata，并点击Add>>加入到Encode列表中。(1)添加IP到当前工作目录中，在目录中选择DesignKits–>Manage Libraries…(1)选择一个已经调试好的原理图，在菜单栏中选择Tools–>Encode Designs…(4)选择该IP后，可以看到IP已经时锁定状态，将该IP拖进原理图中。(3)新创建一个原理图，然后在IP栏目中，可以找到新添加的IP。(2)在弹框中，选择新生成IP路径下的lib.defs。
2024-05-27 23:10:55
817
WinHex下载（专业级十六进制编辑器）
2025-02-19
DeepSeek通用人工智能及其应用：从入门到精通的全面解析
2025-02-19
电子硬件领域中贴片电阻的基础参数及其多种用途解析
2025-02-18
WinDriver免费版
2024-12-14
Xilinx FPGA XDMA驱动程序及使用教程
2024-12-14
10GBASE-(K)R 以太网物理层标准详解及应用
2024-10-27
通信系统中的抖动（Jitter）概念与分类
2024-10-27
村田元器件库（ADS使用）
2024-05-06
ADS入门视频教程PART3（油管）
2024-04-27
ADS入门视频教程PART2（油管）
2024-04-27
ADS入门视频教程PART1（油管）
2024-04-27
AGND-VS-DGND在PCB上的设计—从阻抗最低的角度理解.pdf
2019-08-30
Agilent 34410A Driver
2018-10-23
dive into python3 (中文版)
2017-12-11
Python Machine Learning(2nd)
2017-12-11
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人