基于mini2440 IIS 模块总结

最新推荐文章于 2019-11-06 14:03:11 发布

Y_Dennis

最新推荐文章于 2019-11-06 14:03:11 发布

阅读量1.2k

点赞数 1

本文链接：https://blog.csdn.net/Y_Dennis/article/details/48286651

版权

本文详细介绍了基于S3C2440的IIS模块和DMA在音频处理中的应用，包括录音和播放过程，涉及IIS控制器、DMA通道配置、编解码芯片UDA1341的初始化及L3协议。通过配置相关寄存器和中断服务函数实现音频数据的传输，并提供了相应的代码示例。

摘要由CSDN通过智能技术生成

一.音频模块框图：

从上面的音频模块框图可以知道：

s3c2440 cpu中含有一个IIS控制器，然后板上面也含有一个编解码芯片(UDA1341)。

录音过程：外部模拟信号通过麦克风1和麦克风2传入UDA1341编解码芯片，然后在编解码芯片内模拟信号转换为数字信号（A/D转换），再通过I2SDI输入到IIS控制器，最后由DMA将IIS控制器中的录音数据搬运到内存中。

即：模拟信号----UDA1341中A/D转换----通过I2SDI进入IIS控制器---通过DMA搬运到内存中。

播音过程：首先DMA将内存中的音乐数据搬运到IIS控制器中，然后通过I2SDO数据线传送到编解码芯片(UDA1341)中，在编解码芯片中数字信号转换为模拟信号（D/A转换),最后模拟信号通过耳机传送出去，这样整个的播音过程就完成了。

即：数字信号---通过DMA从内存中搬运到IIS控制器中----通过i2SDO到UDA1341中D/A转换----模拟信号

总结：由上可知，音频模块涉及的方面比较多，有DMA 中断 IIS控制模块 UDA1341编解码芯片 L3协议（CPU通过L3协议对UDA1341编解码芯片进行初始化，因为L3协议没有专门的控制模块，所以对UDA1341编解码芯片的初始化，我们只有通过I/O口模拟的方法来对它进行配置了）.

其中：IIS有四根线，包含 serial data input(IISDI), serial data output(IISDO),left/right channel select(IISLRCK),and serial bit clock(IISCLK);the device generating IISLRCK and IISCLK is the master.

二.IIS各个涉及模块的总结：

1.首先我们先来看一下S3C2440的原理图：

由上面的原理图可知，音频模块主要涉及的信号线有CDCLK（system clock）,I2SCLK(serial bit clock),I2SLRCK(left/right channel select),I2SDI(serial data input),I2SDO(serial data output).L3MODE(因为IIS控制器通过l3协议初始化编解码芯片时，要传编解码地址信息和数据信息，然而传编解码地址信息和数据信息的时序又不同，所以通过这根线来区分)。L3CLOCK(L3协议传送数据的时钟线) L3DATA(L3协议传送的数据线).

所以首先我们应该配置这些引脚，将CDCLK I2SCLK I2SLRCK I2SDI I2SDO 五根线的I/O口配置为相应的功能模式，L3MODE L3data L3clock 的I/O应该配置为输出功能.

2.DMA模块的总结：

DMA（直接内存寻址，不需要CPU的干预）是一个搬运工，在s3c2440中我们可以看到，s3c2440中，在系统总线和外部总线之间可以支持4个通道控制。每个通道可以处理以下4种情况：

《1》源地址和目的地址都在系统总线上。

《2》源地址在系统总线上，目的地址在外部总线上。

《3》源地址在外部总线上，目的地址在系统总线上。

《4》源地址和目的地址都在外部总线上。