【ZYNQ PS】第5篇：xilinx部分原语介绍

最新推荐文章于 2024-05-20 19:26:01 发布
最新推荐文章于 2024-05-20 19:26:01 发布
阅读量1k 收藏 4
点赞数
分类专栏： 黑猫的FPGA知识合集 文章标签： fpga fpga/cpld xilinx 原语 zynq
本文已经加入原创侵权保护，商业行为，禁止任何形式转载，违者必究。
本文链接：https://blog.csdn.net/ZXDDBK/article/details/118654522
版权
黑猫的FPGA知识合集 专栏收录该内容
43 篇文章 82 订阅 ¥99.90 ¥299.90
订阅专栏
本文详细介绍了Xilinx ZYNQ FPGA中的原语使用，包括IOBUFDS、OBUFDS和ODDR。强调了IOBUFDS在处理差分信号时IO标准的设置，ODDR的复位问题以及与ILA仿真时的编译错误。同时，解释了OLOGIC资源在FPGA设计中的重要性，并提供了ILA与ODDR输出连接的解决方案。
摘要由CSDN通过智能技术生成

本文依据网络资料及工作经验整理而成，如有错误请留言。
文章为个人辛苦整理，付费内容，禁止私自转载。
文章专栏：《黑猫的FPGA知识合集》

1 概述

分类
Xilinx公司的原语按照算组件端口组件、寄存钟组件、处理器组件、移位寄存器、配置和检测组件组件、 Slice/CLB组件以及G比特收发器组件。

vivado中原语模板
在这里插入图片描述

2 IOBUFDS

注意
1、使用IOBUFDS操作差分信号，IO stardard需要改为DIFF_HSUL，否则执行会报错
在这里插入图片描述

3 OBUFDS

作用

了解本专栏 订阅专栏 解锁全文
黑猫学长呀
关注
专栏目录
订阅专栏
Xilinx原语详解
05-07
该资料讲解了最全的Xilinx原语，包括Spartan6和7系列的，包括实例化代码和详细的解释。
Xilinx原语的使用方法.pdf
05-31
pdf带书签，查找方便，讲解清楚明了 ，有关bufg，bufiO，bufr，dsp48，DCM，时钟和IO的buf原语使用。
xilinx原语
07-31
xilinx原语的一些资料
xilinx源语
01-22
xilinx源语大全，详细介绍xilinx源语
Xilinx 原语简介--（Xilinx FPGA开发实用教程）
青春易逝，愿不负昭华，期待梦与远方
12-31 4963
前言 简要整理本书部分章节内容，详细内容可以参考阅读原著《Xilinx FPGA开发实用教程--田耘 著》！ 1、Xilinx 原语简介 Xilinx 提供的原语涵盖了FPGA 开发常用领域，但只有相应配置的硬件才能执行相应的原语， 并不是所有的原语都能在任意一款芯片上运行。 本节以Virtex-4平台介绍各类原语。 原语按功能分类，主要分为： 计算组件原语； I/O端口组件原...
linux zynq ps dma,Zynq PS侧DMA驱动
weixin_29672981的博客
05-16 828
Linux中，驱动必然会有驱动对应的设备类型。在linux4.4版本中，其设备是以设备树的形式展现的。PS端设备树的devicetree表示如下324 dmac_s: dmac@f8003000 {325 compatible = "arm,pl330", "arm,primecell";326 reg = <0xf800300...
Xilinx GMII TO RGMII IP核介绍及使用
weixin_63989952的博客
01-11 2518
之前看到过手写的GMM TO RGMII模块，使用的Xilinx原语编写，可适用于多数FPGA芯片，该IP核仅适用于ZYNQ 7000系列和 ZYNQ Ultrasclae MPsoc，其余芯片好像基本没有这个IP核，具体看该芯片IP库中能不能使用。选择时，确保GMII时钟频率适用于线路速率：10 Mb/s为2.5 MHz，100 Mb/s为25 MHz，1000 Mb/s为125 MHz，一般不选此选项。仅对核心配置中的共享逻辑有效，并且如果未选择外部时钟选项。时钟在内部产生时，该信号由时钟MUX使用。
Xilinx ZYNQ 7000+Vivado2015.2系列（一）之流水灯（纯PL）
ChuanjieZhu
09-21 7177
前言： 学习Xilinx的ZYNQ 7000系列，用的板子是zc702，SOC型号是xc7z020.
【ZYNQ Ultrascale+ MPSOC FPGA教程】第五章 Vivado下PLL实验
ALINX技术博客
01-20 1154
原创声明： 本原创教程由芯驿电子科技（上海）有限公司（ALINX）创作，版权归本公司所有，如需转载，需授权并注明出处。 适用于板卡型号： AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG 实验Vivado工程为“pll_test”。 很多初学者看到板上只有一个25Mhz时钟输入的时候都产生疑惑，时钟怎么是25Mhz？如果要工作在100Mhz、150Mhz怎么办？其实在很多FPGA芯片内部都集成了PL
Xilinx FPGA原语的使用方法pdf\Xilinx原语的使用方法1.pdf
07-13
Xilinx FPGA原语的使用方法pdf\Xilinx原语的使用方法1.pdf
Xilinx FPGA原语的使用方法pdf\Xilinx原语的使用方法2.pdf
07-13
Xilinx FPGA原语的使用方法pdf\Xilinx原语的使用方法2.pdf
Xilinx公司原语的使用方法
热门推荐
phenixyf的专栏
01-19 4万+
Xilinx公司原语的使用方法 原语，其英文名字为Primitive，是Xilinx针对其器件特征开发的一系列常用模块的名字，用户可以将其看成Xilinx公司为用户提供的库函数，类似于C++中的“cout”等关键字，是芯片中的基本元件，代表FPGA中实际拥有的硬件逻辑单元，如LUT，D触发器，RAM等，相当于软件中的机器语言。在实现过程中的翻译步骤时，要将所有的设计单元都转译为目标器件中的基本元
【Xilinx】常用的全局时钟资源相关Xilinx器件原语
最新发布
sqqwm的专栏
05-20 1715
【Xilinx】常用的全局时钟资源相关Xilinx器件原语：IBUFG、IBUFGDS、OBUFGDS 和 IBUFDS、OBUFDS、BUFG、BUFGP、BUFGCE、IBUFDS_GTXE1
ZYNQ7000学习——OSERDESE2原语学习
qq_41967976的博客
04-14 2222
ZYNQ7000学习——OSERDESE2原语学习 OSERDESE2原语端口 OSERDESE2 Attributes 时钟 CLK：高速串行时钟。 CLKDIV：并行时钟，用于并串转换；由CLK分频而来。 二者需相位相同。 唯一有效的时钟分配方式： 1、CLK driven by BUFIO, CLKDIV driven by BUFR； 2、CLK and CLKDIV driven by CLKOUT[0:6] of the same MMCM or PLL。 复位 OSERDESE2复位为高
xilinx原语使用文献
u012923751的博客
03-22 3336
xilinx原语使用文献0赞发表于 2012/11/24 10:20:00 阅读（5105） 评论（2）原语,即primitive.不同的厂商,原语不同;同一家的FPGA,不同型号的芯片,可以也不一样;原语类似最底层的描述方法. 使用原语的好处,可以直接例化使用,不用定制IP;即可通过复制原语的语句,然后例化IP,就可使用;题外话, Altera和Xilinx在例化IP使用时,所用方法不同.Alt...
Xilinx器件原语
weixin_34082854的博客
07-08 486
原语，其英文名为primitive，是FPGA厂商针对其器件特征开发的一系列常用模块的名称。原语是FPGA芯片中基本元件，代表FPGA中实际拥有的硬件逻辑单元，如LUT，D触发器，RAM等。相当于软件中的机器语言。原语在设计中可以直接例化使用，是最直接的代码输入方式，原语和HDL原语的关系，类似于汇编语言和C语言的关系。 Xilinx公司的原语按功能分为10类，包括计算组件、I/O端口组件、寄存器...
zynq学习01 zynq 单独使用PL模块点亮led
坚持
09-03 3931
对于xilinx的ZC706开发板单独使用PL做流水等试验的网上例程几乎是空白，大多数是PS+PL实验。如果是刚开始接触ZC706板，想写一个单独的PL程序时，你肯定以为很快就可以上手。但是如果你开始详细了解ZC706的核心芯片XC7Z045会发现一个关键性问题，就是时钟的使用。XC7Z045所使用PL时钟输入是以差分对的形式输入的，那在程序当中怎么搞嘞？？？疑惑？？？不解了吧？下面请看实例：
【vivado使用】第6篇：报错：[Labtoolstcl 44-513] HW Target shutdown. Closing target: localhost......
黑猫奥利奥的博客
08-13 2万+
vivado打开hardware manage -> open target后，突然对开发板进行断电，就会报错： 然后之后每次进行代码编译，综合，执行之后，就会提示error： 很明显就不是代码本身问题，要么不用管，要么关掉vivado，重新打开项目工程就行了。 ...
Zynq开发实战教程：Xilinx官方指南
Xilinx的Zynq系列FPGA是嵌入式系统设计领域的重要组成部分，它结合了可编程逻辑（FPGA）与处理系统（PS）在单个芯片上，形成了System-on-Chip（SoC）解决方案。Zynq Book教程是一本由Xilinx University Program支持...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

黑猫学长呀

有帮助到你就来打个赏呗

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值