编写 Makefile 示例

• 要使 Linux 下的hello.c程序能够运行，我们可以直接 gcc hello.c, 但当源文件过多时，就需要编写一个Makefile文件，Makefile文件定义了一系列的规则，它指明了哪些文件需要编译，哪些文件需要先编译，哪些文件需要重新编译等等更为复杂的命令。使用它带来的好处就是自动编译，你只需要敲一个“make”命令整个工程就可以实现自动编译。
• 当然我们本次实验只有一个文件，它还不能体现出使用Makefile的优越性，但当工程比较大文件比较多时，不使用Makefile几乎是不可能的。下面我们介绍本次实验用到的Makefile文件。

CC= armv4l-unknown-linux-gcc
EXEC = hello
OBJS = hello.o 
CFLAGS += 
LDFLAGS+= –static 
all: $(EXEC)
$(EXEC): $(OBJS)
    $(CC) $(LDFLAGS) -o $@ $(OBJS) 
clean:
    -rm -f $(EXEC) *.elf *.gdb *.o

下面我们来简单介绍这个Makefile文件的几个主要部分：

• CC 指明编译器
• EXEC 表示编译后生成的执行文件名称
• OBJS 目标文件列表
• CFLAGS 编译参数
• LDFLAGS 连接参数
• all: 编译主入口
• clean： 清除编译结果
• 注意：”$(CC) $(LDFLAGS) -o $@ $(OBJS)” 和“-rm -f $(EXEC) .elf .gdb *.o”前空白由一个Tab制表符生成，不能单纯由空格来代替。