a14730497的专栏

记录自己成长的点点滴滴

排序:
默认
按更新时间
按访问量

SDRAM的工作原理

SDRAM:Synchronous Dynamic Random Access Memory,同步动态随机存储器,同步是指 Memory工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行...

2014-06-05 17:27:26

阅读数:2244

评论数:0

关于 一元约简运算符 非运算

关于 一元约简运算符 非运算 assign f =  !a0; 4 位 assign g =  !a1; 3 位 assign h =  !a2; 2 位 assign i =  !a3; 1 位 当 a0,a1,a2,a3为零时,f,g,h,i才等于 1 ...

2014-02-20 11:34:53

阅读数:767

评论数:0

verilog中inout的定义问题

最近在调试一个东西,用到了双向IO口,inout。在我的记忆中,inout得用wire型定义,网上很多人也说要定义为wire 型。 但由于设计中的任务,我有意把 inout定义为 reg型。Quartus II 编译没问题,只不过modelsim仿真不行,编译通不过。但问 题所在是,下到板子中时,...

2014-01-20 20:27:19

阅读数:4564

评论数:0

Verilog中计数器的2中写法对比

功能是,计数记到24,清零,重新计数…. 第一种写法: module   count_debug        (                                      clk,                                      rst_...

2014-01-17 23:12:09

阅读数:3253

评论数:0

assign的用法,自己收藏,以后可能用的到

module  assign_module ( sel, dout, data ); //-----  input  ----------------- input [2:0] sel; output [2:0] dout; inout [2:0] data; ...

2014-01-14 09:50:06

阅读数:1124

评论数:0

YCbCr2转换成RGB的verilog解析

module YCbCr2RGB ( 2   input        iCLK, 3   input        iRESET, 4   input        iDVAL, 5   input  [7:0] iY, 6   input  [7:0] i...

2014-01-05 18:12:28

阅读数:2861

评论数:0

RGB与YCbCr颜色空间的互相转换公式

Y:明亮度(Luminance或Luma),也就是灰阶值。“亮度”是透过RGB输入信号来建立的,方法是将RGB信号的特定部分叠加到一起。 Cb:反映的是RGB输入信号蓝色部分与RGB信号亮度值之间的差异。 Cr:反映了RGB输入信号红色部分与RGB信号亮度值之间的差异。 在以下两...

2014-01-05 17:07:32

阅读数:15467

评论数:0

上升沿,下降沿

①写数据时,应该先准备好数据,待数据在数据线上稳定后,                 再发出时钟上升沿,将数据写入,然后可继续写下一位数据。               ②读数据时,先产生一个时钟下降沿,设备收到该下降沿后,才                 将数据放到数据线上。因此,MC...

2014-01-04 11:53:11

阅读数:2362

评论数:1

基于verilog的伪随机码

今天上移动通信的课,老师讲到了扩频原理中的伪随机码,在此就想到了fpga中肯定也要用到随机码,所以就编了代码。 原理图如下:         代码如下   `timescale 1ns/1ps module suiji  (              clk,    ...

2012-10-23 14:35:35

阅读数:2442

评论数:1

verilog中阻塞的理解与例子

下面给出一个基于阻塞赋值和非阻塞赋值的多级触发器级联实例,要求将输 入数据延迟 3 个时钟周期再输出,并给出对应的 RTL 级结构图和仿真结果。 (1)基于 D触发器的阻塞赋值语句代码如下: module pipeb1 (q3, d, clk); output [7:0] q3; ...

2012-10-05 16:21:48

阅读数:1286

评论数:0

verilog中的function用法与例子

函数的功能和任务的功能类似,但二者还存在很大的不同。在 Verilog HDL 语法中也存 在函数的定义和调用。 1.函数的定义 函数通过关键词 function 和 endfunction 定义,不允许输出端口声明(包括输出和双向 端口) ,但可以有多个输入端口。函数定义的语法如下:...

2012-09-29 16:42:25

阅读数:39320

评论数:3

verilog中的task用法

任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的,而且只有 在调用时才执行,如果定义了任务,但是在整个过程中都没有调用它,那么这个任务是不会 执行的。调用某个任务时可能需要它处理某些数据并返回操作结果,所以任务应当有接收数 据的输入端和返回数据的输出端。另外,...

2012-09-29 11:05:09

阅读数:47706

评论数:2

verilog中的while的用法和例子

while 循环语句实现的是一种“条件循环” ,只有在指定的循环条件为真时才会重复执行 循环体,如果表达式条件在开始不为真(包括假、x 以及 z) ,那么过程语句将永远不会被执 行。while 循环的语法为: while (循环执行条件表达式) begin     语句块 end ...

2012-09-29 09:39:08

阅读数:17742

评论数:0

verilog中的repeat的用法和例子

repeat 循环语句执行指定循环数,如果循环计数表达式的值不确定,即为 x 或z 时,那 么循环次数按 0 处理。repeat 循环语句的语法为 repeat(循环次数表达式) begin     语句块; end 其中, “循环次数表达式”用于指定循环次数,可以是一个整数、变...

2012-09-29 09:15:20

阅读数:24295

评论数:0

原码,补码,反码的概括

在二进制数最高位前增加一位符号位,正数的符号位为0,负数的符号位为1,其余各位表述的数的绝对值 如: A=+10010;B=-10010,其原码表示法记为 [+10010]原=010010;[-10010]原=110010。 补码的表示法 一个正数的补码与这个正数的原码相同,如一个二进制正数...

2012-09-28 09:16:51

阅读数:1193

评论数:0

fpga中从有符号数、无符号数衍生

在设计中,所有的算数运算符都是按照无符号数进行的。如果要完成有符号数计算,对 于加、减操作通过补码处理即可用无符号加法完成。对于乘法操作,无符号数直接采用“*” 运算符,有符号数运算可通过定义输出为 signed 来处理。 通过“*”运算符完成有符号数的乘法运算。 module ceshi...

2012-09-26 09:33:49

阅读数:5061

评论数:0

基于fpga设计9/7小波变换的解交织过程详解

fpga小波变换的流程是 期中最后一部是解交织。 解交织的目的是把图片数据分离出来,按照以下的方式分部:                                                                        因为在编程序时候,就得把读取数据的...

2012-09-05 10:44:44

阅读数:1839

评论数:1

基于fpga设计9/7小波变换原理

9/7小波变换包括行变换,列变换。 期中行变换包括第一步行变换,第一步行更新,第二步行变换,第二步行更新 列变换包括第一步列变换,第一步列更新,第二步列变换,第二步列更新       期中第二步行更新后要进行列变换,在这里要进行串行转并行。 最后解交织部分是把低频信息放在...

2012-08-25 09:00:23

阅读数:1272

评论数:0

Verilog HDL运算符

一、逻辑运算符: &&:逻辑与; ||:逻辑或; !:逻辑非。 二、关系运算符: ==:逻辑相等; !=:逻辑不等; ===:全等; !==:不全等。 "==="和"!=="可以比较含有x和z的操作数,在模块的功能仿真...

2012-08-24 19:57:32

阅读数:1004

评论数:0

signed与unsigned的问题

以前知道有signed与unsigned的区别,但是很少有真正地碰到过,所以没有什么真正地了解。这次在coding的时候终于碰到,写下来以后好看。 错误的: module abs(clk,a,b,c);        input clk;        input [7:0...

2012-08-24 19:48:04

阅读数:3767

评论数:1

提示
确定要删除当前文章?
取消 删除
关闭
关闭