DSP48E1详解-1

本文详细介绍了7系列FPGA中的DSP48E1模块,包括其25位预加器、动态切换操作模式、乘法与加法功能、级联特性以及在多精度算法和滤波器设计中的应用。该模块支持30位输入、25*18位乘法、三输入加法器,具备灵活的流水线控制和模式检测功能,可用于实现高性能、低功耗的数字信号处理任务。
摘要由CSDN通过智能技术生成

7系列FPGA DSP48E1片的特点是

•具有D寄存器的25位预加器,以增强A路径的能力

•INMODE控件支持在乘法(A*B)和加法操作(A:B)之间动态切换的平衡流水

•25*18乘法

•30位的输入,其下25位为乘法器的A输入,整个30位的输入形成48位A:B的上30位串联内部总线。

•级联A和B输入

     •直接路径和级联路径之间的半独立可选pipelining

     •独立的时钟支持两层的A和B输入寄存器

•独立的C输入和C寄存器,具有独立的复位和时钟启用。

•CARRYCASCIN和CARRYCASCOUT内部级联信号支持两个DSP48E1片中的96位累加器/加法器/减法器

•MULTSIGNIN和MULTSIGNOUT内部级联信号与特殊的OPMODE设置,以支持一个96位的MACC扩展

•单指令多数据(SIMD)模式的三输入加法器/减法器,在第一阶段排除了乘数的使用

     •双24位SIMD加法器/减法器/累加器,具有两个独立的结转信号

     •四路12位SIMD加法器/减法器/累加器,有四个独立的输出信号

•48位逻辑单元

     •位逻辑操作-双输入AND, OR, NOT, NAND, NOR, XOR, XNOR

    •逻辑单元模式可通过ALUMODE动态选择

•模式检测器

    •溢出/下溢的支持

    •收敛舍入支持

    •终端计数检测支持和自动复位

•级联48位P总线支持内部低功耗加法器级联

    •48位P总线允许12位/ 4位或24位/双SIMD加法器级联支持

•可选17位右移,使更广泛的乘数实现

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值