DSP48E1详解-2

简化DSP48E1片操作

DSP48E1片的数学部分由一个25位的预加器、2个25位、18位的补法器和3个48位的数据路径多路复用器(具有输出X、Y和Z)组成，然后是一个3输入加法器/减法器或2输入逻辑单元(参见图2-5)。使用2输入逻辑单元时，不能使用乘法器。

DSP48E1片的数据和控制输入提供算术和逻辑阶段。A和B数据输入可以选择性地寄存一两个时钟周期，以帮助构建不同的、高度流水线化的DSP应用解决方案。D路径和AD路径可以分别寄存一次。其他数据输入和控件输入可以选择性寄存一次。数据表中规定的最大频率操作是通过使用pipeline registers实现的。更详细的时间信息可在第3章，DSP48E1设计注意事项中获得。

在其最基本的形式中，加/减/逻辑单元的输出是其输入的函数。输入由上游多路复用器、进位选择逻辑和乘法器阵列驱动。

式2-1总结了X、Y、Z、CIN的加/减组合。CIN、X多路复用器输出和Y多路复用器输出相加。可以有选择地向Z多路复用器输出中添加或减去此组合结果。第二个选项是通过将ALUMODE设置为0001获得的。

Adder/Sub Out = (Z ± (X + Y + CIN)) or (-Z + (X + Y + CIN) –1)     公式 2-1

DSP48E1片的一个典型用法是将A和B的输入相乘，然后将结果添加到C寄存器中或从C寄存器中减去。后面几节将描述基于控制和数据输入的更详细的操作。选择乘法器函数将消耗X和Y多路复用器的输出来供给加法器。乘法器的两个43位部分乘积在发送到加法器/减法器之前被符号扩展到48位。

当不使用第一阶段乘法器时，48位双输入按位逻辑函数实现AND、OR、not、NAND、NOR、XOR和XNO