DSP48E1详解-3

最新推荐文章于 2024-06-29 22:42:46 发布
最新推荐文章于 2024-06-29 22:42:46 发布
阅读量3.3k 收藏 27
点赞数 2
分类专栏： FPGA 文章标签： dsp48e1 xilinx
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/abcdef123456gg/article/details/103716709
版权
本文详细介绍了DSP48E1模块的输入端口，包括A、B、C和D输入，以及其功能和特性。A数据端口30位，B数据端口18位，C数据端口48位，D数据端口25位。此外，还讨论了OPMODE、ALUMODE和CARRYINSEL等控制端口，支持动态更改内部数据路径配置，实现加、减、逻辑运算等功能。
摘要由CSDN通过智能技术生成

DSP48E1属性

输入端口

A\B\C\D输入端口

A、B、C、CARRYIN、CARRYINSEL、OPMODE、BCIN、PCIN、ACIN、ALUMODE、CARRYCASCIN、MULTSIGNIN以及相应的时钟启用输入和复位输入都是保留端口。D和INMODE端口对于DSP48E1片是唯一的。本节详细描述DSP48E1片的输入端口。图2-6中突出显示了DSP48E1片的输入端口。

DSP48E1片输入数据端口支持许多通用的DSP和数学算法。DSP48E1片有四个直接输入数据端口，分别为A、B、C和D。

A数据端口宽30位，B数据端口宽18位，C数据端口宽48位，预加器D数据端口宽25位。

25位A (A[24:0])和18位B端口为25位乘18位提供输入数据，这是2的补数乘法器。通过独立的C端口，每个DSP48E1片能够进行Multiply-Add, Multiply-Subtract, and Multiply-Round operations（多路加、多路减和多路循环操作）。

连接的A和B端口(A:B)绕过乘数并输入X多路复用器。30位的A输入端口形成A:B连接的数据路径的上30位，18位的B输入端口形成A:B数据路径的下18位。A:B数据路径和C输入端口使每个DSP48E1片实现一个完整的48位加法器/减法器，前提是

最低0.47元/天 解锁文章
战斗机上的飞行员
关注
专栏目录
Xilinx FPGA资源解析与使用系列——DSP48E（一）
gzy0506的博客
12-16 1万+
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 Xilinx FPGA资源解析与使用系列——DSP48E前言DSP48E1 Slice Features结构细节总结 前言 以7系列FPGA为参考，参考文档（ug479） 一般来说我们大部分的情况，使用到DSP48E1的时候就是将其理解为乘法器。不管是我们调用IP核还是直接写代码“*”，综合之后都是占用DSP48E1的资源。但久而久之我们就把DSP48E1等效为乘法器了，这就有点小看它了。它可以说是一个微小型的处理器了。 我们来看看它大概
DSP48E1详解-1
abcdef123456gg的博客
12-25 4633
7系列FPGA DSP48E1片的特点是 •具有D寄存器的25位预加器，以增强A路径的能力 •INMODE控件支持在乘法(A*B)和加法操作(A:B)之间动态切换的平衡流水 •25*18乘法 •30位的输入，其下25位为乘法器的A输入，整个30位的输入形成48位A:B的上30位串联内部总线。 •级联A和B输入 •直接路径和级联路径之间的半独立可选pipelining ...
Xlinx DSP 48E1（三）
热门推荐
风中少年的博客
10-25 1万+
chapter2  chapter2:DSP 48E1 的描述和细节             目录​ 2.1 DSP48E1 Slice Features   2.2Architectural Highlights of the 7 Series FPGA DSP48E1 Slice 2.3DSP48E1 Slice Primitive  2.4 Simplified DSP48E1...
DSP原理及应用课程知识点汇总
最新发布
zhangmou_9008的博客
06-29 1617
CPU32位定点CPU @150MHz单精度FPU @150MHz硬件乘加器内存外设控制类：I/O、定时器、ePWM、DMA测量类：eCAP，正交编码器，ADC通讯类：UART、SPI、I2C、McBsp、eCAN。
FPGA内部资源（一）DSP48E1
qq_45946324的博客
06-19 1707
DSP48E1
DSP48E1的四个控制端口：ALUMODE[3:0],CARRYINSEL[2:0],INMODE[4:0],OPMODE[6:0]
u013256756的博客
05-17 1236
DSP48E1的四个控制端口INMODE[4:0]OPMODE[6:0]ALUMODE[3:0]CARRYINSEL[2:0] DSP48E1有四个控制端口，决定着其逻辑功能，分别是ALUMODE[3:0],CARRYINSEL[2:0],INMODE[4:0],OPMODE[6:0]，这四个信号都有一个input register以提高性能。他们的功能分别为： INMODE[4:0] INMODE[4:0]：该信号选择预加器以及A、D、B的相关输入寄存器。其中INMODE[3:0]决定着乘法器A port
dsp48e1略知一二
fighting2019的博客
04-21 1456
笔者会根据自己的工程说明为例，讲述，以此类推； 工程所用的是dsp48e1的原语，应用于cnn的计算。调用了16个SP；每个SP中又有两个unit；其中只看参数传递： 在此之前先看一下手册，了解一下OPMODE。以OPMODE =0110101 Z=C； Y=M；X=M； 得到，P= A*B +D*B + C; 具体实现，以自己工程为例： （A_DLY，B_...
Xlinx DSP 48E1（一）
风中少年的博客
10-25 2071
目录：    前言：关于这个指南    chapter1:OverView    chapter2:DSP 48E1 的描述和细节    chapter3：DSP48E1设计注意事项 附录A：CARRYOUT，CARRYCASCOUT和MULTSIGNOUT 关于这个指南     Xilinx®7系列FPGA包括四个FPGA系列，这些系列均采用最低功耗设计，使通用设计能够跨系列扩展，以...
DSP48E1详解-2
abcdef123456gg的博客
12-26 2462
简化DSP48E1片操作 DSP48E1片的数学部分由一个25位的预加器、2个25位、18位的补法器和3个48位的数据路径多路复用器(具有输出X、Y和Z)组成，然后是一个3输入加法器/减法器或2输入逻辑单元(参见图2-5)。使用2输入逻辑单元时，不能使用乘法器。 DSP48E1片的数据和控制输入提供算术和逻辑阶段。A和B数据输入可以选择性地寄存一两个时钟周期，以帮助构建不同的、高度流水线化的D...
DSP48E1详解-4
abcdef123456gg的博客
12-26 3001
内嵌函数 7系列器件的嵌入式功能包括25×18乘法器、加法器/减法器/逻辑单元和模式检测器逻辑. 预加 7系列FPGA DSP片有一个25位的预加法器，插入到A寄存器路径中(如图2-14所示，展开视图如图2-7所示，30页)。有了预加法器，可以在加法器之前进行预加或预减。由于预加法器不包含饱和逻辑，设计人员应该限制输入操作数为24位2的补码符号扩展数据，以避免算术运算期间溢出或下溢...
利用DSP48E1的pattern detection功能实现数据匹配
10-17
对于DSP48E1硬核的功能和结构，尤其是预加器、乘法器和累加器（ALU）的使用很多人都比较清楚，但对于它的另一个强大的功能pattern detection，很多人不是很了解，这里，通过对一个具体的算法实现流程的描述，让大家熟悉这个功能。
单片机与DSP中的DSP48E单元构4输入46位加法
11-17
可用两个DSP48E单元构建一个4输入46位加法器，如图所示。每个DSP48E实现两个46位加法，其中一个47位结果级联至第2个DSP48E单元与另一个47位结果相加，从而得到最后的48位结果。 　　图 4输入46位加法器　　  来源:ks99
单片机与DSP中的应用DSP48E的乘法扩展
11-17
25×18可扩展为26×18或25×19，如图所示，使用一个DSP48E及一个与门可实现此功能。实现方法由下方程表示： 　　A[25:0]B[17:0]={((A[25:1]×B[17:0])+(A[0] AND B[17:1])),(A[0] AND B[0])} 　　可用两个DSP48E实现的最大乘法器为35×25，第1个DSP48E的A输入接A［24∶0］，B输入接为｛0，B［16∶0］)；第2个DSP48E的A输入通过级联路径也接A［24∶0］，而B输入接为(0，B［3417］)。 　　第1个DSP48E单元的输出通过17位移位的PCIN路径接入第2个DSP48E的加法器，第1个
单片机与DSP中的DSP48E的基本操作
11-17
DSP48E的计算部分有一个25×18的二进制补码乘法器，接着是3个48位的数据通路多路复用器(X，Y和Z)，其后是一个3输入加／减法器或二输入逻辑运算单元。当使用二输入逻辑运算单元时，乘法器不能使用。 　　A和B数据输入可选择是否寄存输入或选择寄存一级或两级，这样有助于构建多种类型，高度流水化的DSP应用，其他数据输入和控制输入端可选择寄存一级输入。当使用流水寄存器时，DSP48E的运行速率可达550 MHz。 　　加法器／减法器／逻辑运算单元的输入由上级多路复用器，进位选择逻辑和乘法器所驱动。方程式(11－1)描述了加法器／减法器的输出。CIN及X的输出和Y的输出始终相加。设定ALUM
DSP48E1（1）系统结构
Leo_9824的博客
07-14 415
DSP48E1能做哪些事情？ 1、加法运算 1）SIMD $\$1个48bit加法 2个24bit加法（并行输出） 4个12bit加法（并行输出） 2、乘法运算 3、模式匹配 4、累加运算 5、计数器 6、
7 series FPGA DSP48E介绍
坚持
01-01 1万+
DSP48E的计算部分有一个25×18的二进制补码乘法器，接着是3个48位的数据通路多路复用器(X，Y和Z)，其后是一个3输入加／减法器或二输入逻辑运算单元。当使用二输入逻辑运算单元时，乘法器不能使用。 　　A和B数据输入可选择是否寄存输入或选择寄存一级或两级，这样有助于构建多种类型，高度流水化的DSP应用，其他数据输入和控制输入端可选择寄存一级输入。当使用流水寄存器时，DSP4
FPGA从入门到精通(7)-DSP48E1（理论篇）
Jasper灬兰的博客
08-09 4416
所使用EDA软件：VIVADO2018.3 FPGA型号：xc7a35tcsg325-2 DSP48E1的内容比较多，但是我们实际运用它的时候不会去刻意的去调动它的原语。所以对于DSP48E1，我们只需要知道它内部的基本架构，能实现哪些具体的功能，以及它级联后的作用即可。在实际的编码过程中，合理充分的利用DSP48E1不仅可以节约不少CLB资源，还能提高整个FPGA系统的性能。 学习完本章你将会收获以下内容： 了解DSP48E1的内部大概的结构，知道里面每个模块的作用。 了解乘法、乘加
Xilinx DSP48E1仿真学习
qq_42108370的博客
01-15 593
调用dsp48e1的源语，通过修改inmode,altmode,opmode来验证dap48e1的功能
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值