内嵌函数
7系列器件的嵌入式功能包括25×18乘法器、加法器/减法器/逻辑单元和模式检测器逻辑.
预加
7系列FPGA DSP片有一个25位的预加法器,插入到A寄存器路径中(如图2-14所示,展开视图如图2-7所示,30页)。有了预加法器,可以在加法器之前进行预加或预减。由于预加法器不包含饱和逻辑,设计人员应该限制输入操作数为24位2的补码符号扩展数据,以避免算术运算期间溢出或下溢。可以选择绕过预加法器,使D成为乘数的新输入路径。当不使用D路径时,可以在驱动乘法器之前否定A pipeline的输出。有多达10种工作模式,使这个预加器块非常灵活。
在方程2-2中,A和D通过预加/减器初始相加。然后将预加法器的结果与B相乘,将相乘的结果添加到C输入中。这个方程有助于有效的对称滤波器。
Adder/Subtracter Output = C ± ( B x ( D ± A ) + Cin )
二进制补码乘数
图2-14中的DSP48E1片中的2的补数乘数接受25位2的补数输入和18位2的补数输入。该