HDLBits_Verilog
Andy_ICer
此博客主要分享数字IC相关的学习经验,做博客的目的就是记录自己的学习过程,很多东西回过头来可能就忘记了,为了记住知识和分享知识,希望自己可以保持更新!
展开
-
HDLBits系列汇总(Verilog专题)
HDLBits系列汇总(Verilog专题)原创 2020-08-08 10:32:43 · 14666 阅读 · 0 评论 -
Verilog专题(三十九)Testbench专题
Verilog专题(三十九)Testbench专题原创 2020-08-02 09:30:27 · 446 阅读 · 0 评论 -
Verilog专题(三十八)根据波形写电路(十道题)
Verilog专题(三十八)根据波形写电路(十道题)原创 2020-08-02 09:29:40 · 2688 阅读 · 1 评论 -
Verilog专题(三十七)DEBUG专题
Verilog专题(三十七)DEBUG专题原创 2020-08-01 10:41:23 · 1129 阅读 · 0 评论 -
Verilog专题(三十六)多功能Timer设计
Verilog专题(三十六)多功能Timer设计原创 2020-08-01 10:39:49 · 2436 阅读 · 0 评论 -
Verilog专题(三十五)其他状态机题目
Verilog专题(三十五)其他状态机题目原创 2020-08-01 10:37:41 · 1740 阅读 · 0 评论 -
Verilog专题(三十四)两输入的Mealy状态机
Verilog专题(三十四)两输入的Mealy状态机原创 2020-08-01 10:36:07 · 654 阅读 · 0 评论 -
Verilog专题(三十三)用两种形式的状态机(Mealy & Moore)实现补码(2‘s complementer)功能
Verilog专题(三十三)用两种形式的状态机(Mealy & Moore)实现补码(2's complementer)功能原创 2020-08-01 10:34:35 · 1095 阅读 · 5 评论 -
Verilog专题(三十二)101 Sequence Recognition Mealy FSM(101序列识别状态机)
Verilog专题(三十二)101 Sequence Recognition Mealy FSM(101序列识别状态机)原创 2020-08-01 10:33:23 · 948 阅读 · 1 评论 -
Verilog专题(三十一)Sequence Recognition(序列识别状态机)
Verilog专题(三十一)Sequence Recognition(序列识别状态机)原创 2020-08-01 10:32:10 · 898 阅读 · 0 评论 -
Verilog专题(三十)Serial receiver with parity checking(有奇偶校验的串口协议)
Verilog专题(三十)Serial receiver with parity checking(有奇偶校验的串口协议)原创 2020-08-01 10:30:34 · 765 阅读 · 0 评论 -
Verilog专题(二十九)Serial receiver and datapath(串口协议)
Verilog专题(二十九)Serial receiver and datapath(串口协议)原创 2020-08-01 10:28:49 · 505 阅读 · 0 评论 -
Verilog专题(二十八)Serial receiver(串口协议接收器)
Verilog专题(二十八)Serial receiver(串口协议接收器)原创 2020-08-01 10:23:28 · 743 阅读 · 0 评论 -
Verilog专题(二十七)PS/2 packet parser and datapath(PS/2鼠标协议)
PS/2 packet parser and datapath(PS/2鼠标协议)原创 2020-05-17 00:38:12 · 444 阅读 · 0 评论 -
Verilog专题(二十六)PS/2 packet parser(PS/2鼠标协议)
PS/2 packet parser(PS/2鼠标协议)原创 2020-05-17 00:37:00 · 783 阅读 · 0 评论 -
Verilog专题(二十五)Lemmings4
Lemmings4游戏最后一个系列了原创 2020-05-17 00:35:42 · 1239 阅读 · 2 评论 -
Verilog专题(二十四)Lemmings3
Lemmings3游戏原创 2020-05-17 00:33:17 · 847 阅读 · 2 评论 -
Verilog专题(二十三)Lemmings2
Lemmings2游戏原创 2020-05-17 00:30:37 · 1128 阅读 · 0 评论 -
Verilog专题(二十二)Lemmings1
这题是用状态机做一个Lemming游戏,貌似是一个经典小游戏。原创 2020-05-17 00:29:00 · 520 阅读 · 0 评论 -
Verilog专题(二十一)经典水库题目
经典水库题目原创 2020-05-17 00:26:41 · 1376 阅读 · 0 评论 -
Verilog专题(二十)one-hot FSM(独热码有限状态机)
one-hot FSM(独热码有限状态机)原创 2020-05-17 00:25:23 · 5050 阅读 · 1 评论 -
Verilog专题(十九)新世界的大门——状态机
HDLBits前面几题简单状态机的训练,同样的状态转移图分为异步复位和同步复位,除了复位不一样,基本上其他是一样的,所以这里就只介绍异步复位的情况。原创 2020-05-17 00:23:01 · 1751 阅读 · 0 评论 -
Verilog专题(十八)3输入的查找表(LUT)
LUT全称叫look-up-table,江湖人称查找表,其实相当于一张真值表,是FPGA里一种很重要的资源。原创 2020-04-14 15:59:56 · 6032 阅读 · 1 评论 -
Verilog专题(十七)线性反馈移位寄存器(LFSR)
线性反馈移位寄存器(LFSR)原创 2020-04-14 15:58:41 · 4806 阅读 · 0 评论 -
Verilog专题(十六)移位寄存器(逻辑移位、算术移位、循环移位)
移位寄存器(逻辑移位、算术移位、循环移位)原创 2020-04-14 15:55:42 · 8270 阅读 · 1 评论 -
Verilog专题(十五)如何设计一个12小时的时钟
设计一个12小时的时钟原创 2020-04-14 15:52:55 · 1315 阅读 · 0 评论 -
Verilog专题(十四)BCD码计数器的设计
BCD码计数器的设计原创 2020-04-14 15:50:19 · 5107 阅读 · 0 评论 -
Verilog专题(十三)计数器的级联实现1000分频的分频器
HDLBits网址:https://hdlbits.01xz.net/wiki/Main_Page题目From a 1000 Hz clock, derive a 1 Hz signal, calledOneHertz, that could be used for the digital wall clock. Build the frequency divider using ...原创 2020-04-14 15:47:30 · 4802 阅读 · 0 评论 -
Verilog专题(十二)Counter Design
十进制计数器与十二进制计数器原创 2020-04-14 15:45:00 · 2884 阅读 · 3 评论 -
Verilog专题(十一)如何设计边沿采样的触发器?
设计边沿采样的触发器原创 2020-04-07 19:27:08 · 2227 阅读 · 1 评论 -
Verilog专题(十)边沿检测电路设计
上升沿检测电路与双边沿检测电路设计原创 2020-04-07 19:24:20 · 1368 阅读 · 0 评论 -
Verilog专题(九)DFF、Dlatch、JK flip-flop
DFF、Dlatch、JK flip-flop原创 2020-04-07 18:52:35 · 8090 阅读 · 2 评论 -
Verilog专题(八)有符号的加法器signed adder设计
有符号的加法器signed adder设计原创 2020-04-07 18:49:55 · 4805 阅读 · 1 评论 -
Verilog专题(七)如何用一行code描述256to1的Mux
如何用一行code描述256to1的Mux原创 2020-04-07 18:45:34 · 2216 阅读 · 2 评论 -
Verilog专题(六)Gates and Vectors
第六个专题主要讨论的问题是:Gates和Vectors的应用。原创 2020-04-07 18:38:37 · 421 阅读 · 0 评论 -
Verilog专题(五)细说for与generate-for
上一期专题四根据HDLBits的题目,介绍了for与generate-for的用法以及优劣,最后总结部分的第三点想单独拿出来再细细分析一下,因为verilog是硬件描述语言,只有分析综合出来的电路图才能判断好坏。原创 2020-04-07 18:19:26 · 1510 阅读 · 0 评论 -
Verilog专题(四)组合逻辑中的for循环与generate-for
第四个专题主要讨论的问题是:for循环与generate-for。原创 2020-04-06 22:45:01 · 5550 阅读 · 1 评论 -
Verilog专题(三)如何在组合逻辑中避免latch的产生
第三个专题主要讨论一个重要的问题:如何在组合逻辑中避免产生锁存器。原创 2020-04-06 22:42:29 · 7556 阅读 · 0 评论 -
Verilog专题(二)Module与加法器基础
第二个专题介绍Module的使用方式和加法器基础。原创 2020-04-06 22:36:51 · 1377 阅读 · 1 评论 -
Verilog专题(一)Vectors
第一个专题介绍Vectors,关于对向量进行操作最精髓的应该就是拼接符{}了,下面主要介绍几道拼接符的题目。原创 2020-04-06 18:09:04 · 1204 阅读 · 0 评论