FPGA 视频拼接器底图的实现

在视频拼接器中，在一些场合下为了展示 超高清and高清图片，比如分辨率 为（n x1920x1080）的图片，所以 高清底图具有非常现实的意义。

如下图所示：

上位机先把高清底图切割好，然后通过上位机依次把切割好的图片通过TCP/IP依次传给控制卡，控制卡先把 切割好的图片通过FPGA全部存进Flash里面，然后通过serdes先把需要显示在第一块屏幕的图片发给第一张输出卡，依次发到最后一张输出卡。最后通过输出卡显示在屏幕上。

关于底图在输出卡的实现方式。

首先输出卡的第四路serdes 接收到底图数据，先把一帧1920 x 1080的图片存进 ddr里面。. 第三路 和 第四路 serdes 共用一片DDR.这样我们可以算一下DDR的使用效率：

数据的总带宽 = (1920 x 1080 x 60 x 5) x 16 = 622MHZ x 16

两片DDR的总带宽 = 185MHz x 2 x 2 x 16 = 740Mhz x 16

DDR利用效率 = 622/ 740 = 84%