- 博客(8)
- 资源 (5)
- 收藏
- 关注
转载 ModelSim中如何指定信号的数值进制
modelsim仿真中的波形文件默认显示是二进制,而在仿真的过程中16进制的数据查看可能会更方便。有二种方式波形文件显示的数值的进制,第一种是直接修改配置文件,第二种是使用do文件时,指定波形的显示进制第一种方法:可以通过修改modelsim安装目录下面的modelsim.ini文件里面的DefaultRadix 值实现; Default radix for all
2014-07-11 01:04:20 7674 1
转载 `define、parameter、localparam三者的区别
对于这三个东东,各有用处,仅做点小笔记。`define:可以跨模块的定义,写在模块名称上面,在整个设计工程都有效。一旦‘define指令被编译,其在整个编译过程中都有效。例如,通过另一个文件中的`define指令,定义的常量可以被其他文件中被调用。直到遇到 ‘undef;`define data 8’d14使用时则为`dataparameter:
2014-07-10 22:29:52 431
转载 用Quartus II Timequest Timing Analyzer进行时序分析 :实例讲解 (三)
上面已经把DAC7512控制器中所有的时钟都创建好了。下面我们再额外讨论一下关于时钟属性方面的一些问题和在做时序分析时的处理方法。 对于具有单一时钟的系统,设计和时序分析都相对简单。但是现在很多设计都有多个甚至几十个时钟乃至更多的时钟。比如说DAC7512控制器,在设计中用到的时钟实际上是有3个,CLK25M,CLK50M和DA_SCLK。在对多时钟设计进行时序分析的时候,我们首先
2014-07-07 14:17:57 3910
转载 用Quartus II Timequest Timing Analyzer进行时序分析 :实例讲解 (二)
四,用TimeQuest对DAC7512控制器进行时序分析 在对某个对象下时序约束的时候,首先要能正确识别它,TimeQuest会对设计中各组成部分根据属性进行归类,我们在下时序约束的时候,可以通过命令查找对应类别的某个对象。 TimeQuest对设计中各组成部分的归类主要有cells,pins,nets和ports几种。寄存器,门电路等为cells;设计的输入输出端
2014-07-07 14:16:53 919 1
转载 用Quartus II Timequest Timing Analyzer进行时序分析 :实例讲解 (一)
一,概述用Altera的话来讲,timequest timing analyzer是一个功能强大的,ASIC-style的时序分析工具。采用工业标准--SDC(synopsys design contraints)--的约束、分析和报告方法来验证你的设计是否满足时序设计的要求。在用户的角度,从我使用TimeQuest的经验看,它与IC设计中经常用到的比如prime time,time
2014-07-07 14:14:51 721
转载 驱赶蚊子的“神药”
我们在黑龙江东宁寻找日本关东军机场遗迹,在山中林间穿行。遇到暴雨,山路陡峭泥泞,走得很艰难。最烦人的是雨一变小,就有无数的蚊子朝我发起进攻,瞬间被咬了十几个包,把全身包裹严实了才抵挡住了。我本来是准备了驱蚊剂的,但没想到白天也会遇到蚊子,没有带在身上。那瓶驱蚊剂是我从美国带回来的。在美国生活从未被蚊子咬过,算得上中美的一个显著差距。并非美国蚊子已经绝迹。如果黄昏、夜间去林间活动,同样会遇到蚊子。不
2014-07-07 14:10:11 1237
转载 在Quartus II中使用JTAG模式固化程序到EPCS中的方法
范例流水灯图1 流水灯范例实现步骤步骤1:在Quartus II中,单击File->Convert Programming Files..。打开编程文件转换程序,如图2所示。图2 编程文件转换程序界面在此界面中。在Programming file type:标签后选择JTAG Indirect Configuration File (.jjc);在Configu
2014-07-07 14:06:59 2776
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人